與非門(英語(yǔ):NAND gate)是數(shù)字電路的一種基本邏輯電路。是與門和非門的疊加，有多個(gè)輸入和一個(gè)輸出。 [1] 若當(dāng)輸入均為高電平(1)，則輸出為低電平(0);若輸入中至少有一個(gè)為低電平(0)，則輸出為高電平(1)。與非門可以看作是與門和非門的疊加。

與非門是與門和非門的結(jié)合，先進(jìn)行與運(yùn)算，再進(jìn)行非運(yùn)算。與非運(yùn)算輸入要求有兩個(gè)，如果輸入都用0和1表示的話，那么與運(yùn)算的結(jié)果就是這兩個(gè)數(shù)的乘積。如1和1(兩端都有信號(hào))，則輸出為0;1和0，則輸出為1;0和0，則輸出為1。與非門的結(jié)果就是對(duì)兩個(gè)輸入信號(hào)先進(jìn)行與運(yùn)算，再對(duì)此與運(yùn)算結(jié)果進(jìn)行非運(yùn)算的結(jié)果。簡(jiǎn)單說(shuō)，與非與非，就是先與后非。電工學(xué)里一種基本邏輯電路，是與門和非門的疊加，有兩個(gè)輸入和一個(gè)輸出。CMOS電路中的邏輯門有非門、與門、與非門、或非門、或門、異或門、異或非門，施密特觸發(fā)門、緩沖器、驅(qū)動(dòng)器等與非門則是當(dāng)輸入端中有1個(gè)或1個(gè)以上是低電平時(shí)，輸出為高電平;只有所有輸入是高電平時(shí)，輸出才是低電平與非門芯片：74ls系列：74ls00、74LS20，CMOS系列：CD4011

常見(jiàn)的與非門芯片型號(hào)有哪些?二非門、三非門、六非門在生活中最常見(jiàn)。下面就跟小編一起看看吧!

常見(jiàn)的與非門芯片型號(hào)有NL37WZ04、、三3輸入與非門 74HC10、CD4069、單非門、4049CMOS芯片、CD4069、CD4049、SN74LVC2G04等這幾種。

常見(jiàn)的與非門芯片型號(hào)具有倒相的原理作用，可以提高日常工作中的效率。

芯片制造的整個(gè)過(guò)程包括芯片設(shè)計(jì)、芯片制造、封裝制造、測(cè)試等。芯片制造過(guò)程特別復(fù)雜。

CMOS是半導(dǎo)體制造或者器件的最basic，所以我選擇專題講解CMOS與非門，從CMOS與非門的工作原理到電路分析到芯片解剖，剛好這是我大學(xué)的畢業(yè)設(shè)計(jì)現(xiàn)成的材料。這次寫的最輕松了，不過(guò)也是原創(chuàng)哦，雖然是十年前的，哈哈~~。雖然十年了，依然對(duì)老唐心存感激，當(dāng)年差點(diǎn)隨大流報(bào)名BBS網(wǎng)站開(kāi)發(fā)了，還好自己去解放碑賽格買了個(gè)電路回來(lái)死乞白賴的找唐老師，還好后來(lái)恩準(zhǔn)了。

1、CMOS與非門原理：

任何復(fù)雜的邏輯功能均可分解為“與”、“或”和“非”操作。通常，CMOS采用正邏輯。對(duì)于P管是“串或并與”，而對(duì)N管則為“串與并或”。以此可以構(gòu)成CMOS或非門和與非門。

目前CMOS靜態(tài)門電路在超大規(guī)模集成電路芯片中是非常重要的功能電路。例如在門陣列器件中幾乎完全采用CMOS靜態(tài)門。又如在微處理器及其外圍電路中，大部分的控制接口邏輯電路是用CMOS靜態(tài)門實(shí)現(xiàn)的。CMOS靜態(tài)邏輯電路所以能取得這樣的地位主要是由于該電路簡(jiǎn)單、可靠。

CMOS靜態(tài)門電路用增強(qiáng)型NFET做下拉管，而用增強(qiáng)型PFET做上拉管，同其他結(jié)構(gòu)的邏輯電路相比CMOS靜態(tài)門可實(shí)現(xiàn)更為對(duì)稱的上拉和下拉操作。而且在邏輯門處于靜態(tài)下沒(méi)有直流通過(guò)，其結(jié)果是：(1)邏輯電平等于電源電壓值(Vdd和地)，故邏輯擺幅最大，(2)CMOS靜態(tài)門為無(wú)比(Ratioless)電路，即門電路的正確操作與PFET和NFET的相對(duì)尺寸(兩管溝道寬/長(zhǎng)比的比值)無(wú)關(guān)。

靜態(tài)CMOS邏輯門是由完全對(duì)稱的NMOS和PMOS晶體管陣列構(gòu)成的，圖2-1給出一個(gè)含有任意門的方框示意圖。每個(gè)輸入A，B，C，…同時(shí)都連接到一NMOSFET(ā方框內(nèi))和一PMOSFET(A方框內(nèi))。

當(dāng)某條件滿足ā=o和A=1時(shí)，它表明上部的A方框內(nèi)的PMOS FET導(dǎo)通，而此時(shí)的ā方框內(nèi)的NMOS FET截止處于開(kāi)路。在此情況下，輸出節(jié)點(diǎn)與電源電壓Vdd接通，故輸出為高電平。反之，當(dāng)條件為ā=1和A=o時(shí)，下部ā方框內(nèi)的NMOS FET導(dǎo)通，上部A方框內(nèi)的PMOS FET截止處于開(kāi)路，輸出節(jié)點(diǎn)與地接通，將輸出電平下拉至地。

邏輯門電路的設(shè)計(jì)基本圍繞著三個(gè)主要任務(wù)：形成所需邏輯功能，建立電路的直流特性和分析電路的瞬態(tài)響應(yīng)。邏輯功能的建立是通過(guò)上圖中ā和A方框內(nèi)的串聯(lián)和并聯(lián)連接的MOS FET的恰當(dāng)?shù)牟季謥?lái)實(shí)現(xiàn)的。而電路的電特性(直流特性和瞬態(tài)響應(yīng))則取決于器件的溝道寬/長(zhǎng)比、邏輯晶體管的連接和幾何版圖。

CMOS二輸入與非門的電路、真值表分別示于圖2-2的(a)、(b)。其中BG1和BG2是增強(qiáng)型PMOS管，它們的源極并聯(lián)接到正電源Vdd，漏極并聯(lián)與BG3漏極連接。BG3和BG4是增強(qiáng)型NMOS管。每個(gè)PMOS管的柵極與一個(gè)NMOS管的柵極連在一起，作為信號(hào)輸入端。這種PMOS管并聯(lián)而NMOS串聯(lián)的結(jié)構(gòu)是CMOS與非門電路的特點(diǎn)。

首先是芯片設(shè)計(jì)，根據(jù)設(shè)計(jì)要求，生成“圖案”

1、晶片材料

晶片材料的成分是硅，硅又是由石英沙精制而成。將硅提純后制成硅棒，成為制造集成電路的石英半導(dǎo)體材料。將其切片就是芯片制作具體需要的晶圓。

2、晶圓涂層/膜

晶圓涂層可以抵抗氧化和溫度，其材料也是光阻的一種。

3、晶圓光刻顯影、蝕刻

首先，在晶圓(或基板)表面涂覆一層光刻膠并干燥。干燥的晶片被轉(zhuǎn)移到光刻機(jī)上。通過(guò)掩模，光將掩模上的圖案投射到晶圓表面的光刻膠上，實(shí)現(xiàn)曝光和化學(xué)發(fā)光反應(yīng)。曝光后的晶圓進(jìn)行二次烘烤，即所謂曝光后烘烤，烘烤后的光化學(xué)反應(yīng)更為充分。

最后，顯影劑被噴在晶圓表面的光刻膠上以形成曝光圖案。顯影后，掩模上的圖案保留在光刻膠上。糊化、烘烤和顯影都是在均質(zhì)顯影劑中完成的，曝光是在平版印刷機(jī)中完成的。均化顯影機(jī)和光刻機(jī)一般都是在線操作，晶片通過(guò)機(jī)械手在各單元和機(jī)器之間傳送。

整個(gè)曝光顯影系統(tǒng)是封閉的，晶片不直接暴露在周圍環(huán)境中，以減少環(huán)境中有害成分對(duì)光刻膠和光化學(xué)反應(yīng)的影響。這樣就得到我們所需要的二氧化硅層。

4、添加雜質(zhì)

相應(yīng)的p和n半導(dǎo)體是通過(guò)向晶圓中注入離子而形成的。

具體工藝是從硅片上的裸露區(qū)域開(kāi)始，將其放入化學(xué)離子混合液中。這一工藝將改變摻雜區(qū)的到方式，使每個(gè)晶體管都能打開(kāi)、關(guān)閉或攜帶數(shù)據(jù)。這時(shí)候?qū)⑦@一流程不斷的重復(fù)，不同層可通過(guò)開(kāi)啟窗口聯(lián)接起來(lái)。這一點(diǎn)類似所層PCB板的制作制作原理。 更為復(fù)雜的芯片可能需要多個(gè)二氧化硅層，。這時(shí)候通過(guò)重復(fù)光刻以及上面流程來(lái)實(shí)現(xiàn)，形成一個(gè)立體的結(jié)構(gòu)。

5、晶圓測(cè)試

經(jīng)過(guò)上面的幾道工藝之后，晶圓上就形成了一個(gè)個(gè)格狀的晶粒。通過(guò)針測(cè)的方式對(duì)每個(gè)晶粒進(jìn)行電氣特性檢測(cè)。一般來(lái)說(shuō)，每個(gè)芯片都有大量的晶粒，組織一次針測(cè)試模式是非常復(fù)雜的過(guò)程，這就要求盡可能批量生產(chǎn)相同規(guī)格型號(hào)的芯片。數(shù)量越大，相對(duì)成本就越低，這也是主流芯片器件造價(jià)低的一個(gè)因素。

6、封裝

將制造完成晶圓固定，綁定引腳，按照需求去制作成各種不同的封裝形式，這就是同種芯片內(nèi)核可以有不同的封裝形式的原因。例如：DIP、QFP、PLCC、QFN等，這主要取決于用戶的應(yīng)用習(xí)慣、應(yīng)用環(huán)境、市場(chǎng)形態(tài)等外圍因素。

7、測(cè)試和包裝

經(jīng)過(guò)上述工藝流程以后，芯片生產(chǎn)就已經(jīng)全部完成了。這一步是測(cè)試芯片，去除有缺陷的產(chǎn)品，并包裝。

不過(guò)，芯片的制作過(guò)程非常復(fù)雜，文字表述難免會(huì)有不清楚的地方，小編在這里建議大家最好去工廠實(shí)地看看芯片到底是如何去制作的。