據(jù)悉，從兩個月前宣布在華城工廠已經(jīng)大規(guī)模開始量產(chǎn)使用GAA(Gate-All-AroundT)全環(huán)繞柵極制程工藝的3nm芯片，到目前這批GAA架構(gòu)的3nm代工產(chǎn)品已經(jīng)發(fā)貨，對過去長達幾年的在和臺積電競爭過程中陷入困局的三星來說，這次提前發(fā)布3nm芯片并出貨一定程度上給予客戶和自己一些信心，同時，據(jù)悉三星會基于GAA架構(gòu)趁熱打鐵，快速推出4nm芯片競爭臺積電，將此次速度優(yōu)勢發(fā)揮到最大。

在去年的年中，三星就宣布其GAA(Gate-All-AroundT)全環(huán)繞柵極制程工藝的3nm芯片已經(jīng)成功流片，而隨后不就就宣布將先于臺積電的3nm工藝，但是在今年年初的時候有消息稱，三星的GAA(Gate-All-AroundT)全環(huán)繞柵極制程工藝的3nm芯片良率才到達20%左右，這個數(shù)值是遠低于之前預期的，但是隨后不久三星就宣布3nm的良率問題已經(jīng)基本解決，而且進入了實驗性的量產(chǎn)階段。

在今年的七月份左右，三星電子宣布在華城工廠已經(jīng)大規(guī)模開始量產(chǎn)使用GAA(Gate-All-AroundT)全環(huán)繞柵極制程工藝的3nm芯片，三星方面宣稱，初代的3nm GAA制程工藝芯片相較于之前的5nm芯片可提升23%的性能和16%的占用面積，而功耗可降低多達45%，而未來第二代的3nm GAA上述的數(shù)據(jù)分別增加到30%、35%、50%。而據(jù)相關(guān)的信息稱，本次第一批的3nm GAA制程工藝芯片的客戶部分將來自中國上海。

我們所知到的傳統(tǒng)平面式的晶體管(Planar FET)通過降低電壓來節(jié)省功耗的，但是平面式的晶體管(Planar FET)會產(chǎn)生短溝道效應，這種現(xiàn)象一定程度上遏制了電壓的降低，但是鰭式場效應晶體管(FinFET)會突破這個瓶頸限制，使電壓再次降低，但隨著摩爾定律的推薦和工藝不斷提升，鰭式場效應晶體管也出現(xiàn)了瓶頸，下一個“鰭式場效應晶體管”就是GAA(Gate-all-around)全環(huán)繞柵極制程技術(shù)。

三星的主要競爭對手是臺積電(TSMC)，因為根據(jù)臺積電的公布，其3nm工藝預計會在2022年9月份正式進入量產(chǎn)階段，而且讓三星更壓力山大的消息是臺積電的3nm良品率比當時5nm工藝更好。據(jù)悉，三星此次投資的金額約為40億美元，此舉展示了三星電子的戰(zhàn)略信心并且嘗試從臺積電手上取得高通的訂單。

因此三星電子在本次搶先了臺積電GAA(Gate-All-AroundT)全環(huán)繞柵極制程工藝的3nm芯片先量產(chǎn)的基礎(chǔ)上，采取更進一步的戰(zhàn)略決策，希望借助本次3nm GAA(Gate-All-AroundT)芯片出貨的機會，迅速增加4nm芯片的產(chǎn)量并搶先在臺積電推出之前挽回流失的客戶。