在全球半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程中，隨著芯片設(shè)計復(fù)雜程度不斷提升，研發(fā)費(fèi)用逐步升高，同時伴隨著芯片種類的愈加豐富，衍生出的集成電路、邏輯或單元布局設(shè)計的具有特定功能、可重復(fù)使用的電路模塊——半導(dǎo)體IP逐漸與EDA并列成為支撐芯片設(shè)計的最重要的上游核心技術(shù)。簡化IC設(shè)計流程的IP復(fù)用理念極大地推動了芯片設(shè)計產(chǎn)業(yè)的繁榮。

隨著芯片設(shè)計復(fù)雜度不斷提高，設(shè)計難度大、成本高、風(fēng)險大，在引入新工藝后，芯片的簽核流程也變得越來越復(fù)雜，引入IP不僅可以加速產(chǎn)品上市時間，還可以降低設(shè)計成本和風(fēng)險。對此，深耕一站式IP長達(dá)16年的芯動科技形象地比喻道，芯片IP是芯片的基石，是芯片大廈的磚瓦，“小”IP，撬動“大”市場——IP對產(chǎn)業(yè)撬動作用高達(dá)600倍，但是由于其技術(shù)和生態(tài)壁壘，是芯片行業(yè)的“硬骨頭”，高速接口IP更成為后摩爾時代高性能芯片系統(tǒng)集成的關(guān)鍵。因此，當(dāng)前首要的就是本土企業(yè)放下“國產(chǎn)IP技不如人”的偏見、加強(qiáng)彼此之間的合作，取長補(bǔ)短，形成1+1>2的國產(chǎn)生態(tài)共贏局面。

“摩爾定律放緩和對高性能計算的追求正在引領(lǐng)先進(jìn)封裝時代的到來，這必將帶來對于像芯和半導(dǎo)體先進(jìn)封裝仿真EDA解決方案的迫切需求，”Chipletz?CEO?Bryan?Black?評論道，“芯和半導(dǎo)體及其?Metis?電磁場仿真工具在仿真效率和內(nèi)存消耗方面提供了業(yè)界前所未有的性能優(yōu)勢，幫助我們順利應(yīng)對信號和電源完整性分析方面的獨(dú)特挑戰(zhàn)。”

“Chipletz?公司的Smart?Substrate??產(chǎn)品將成為2.5D/3DIC先進(jìn)封裝的開發(fā)工程師工具包中的一個強(qiáng)有力補(bǔ)充，”芯和半導(dǎo)體CEO凌峰博士說，?“Smart?Substrate??能在一個封裝體內(nèi)實(shí)現(xiàn)來自不同供應(yīng)商的多個不同芯片的異構(gòu)集成，這對于?AI?工作負(fù)載、沉浸式消費(fèi)者體驗(yàn)和高性能計算市場尤其重要。芯和半導(dǎo)體很高興能夠在這項先進(jìn)封裝技術(shù)的交付中發(fā)揮作用?！?

芯粒是不同功能芯片裸片的拼搭，某種意義上也是不同IP的拼搭。芯原作為中國大陸第一，全球第七的半導(dǎo)體IP供應(yīng)商，在各類處理器IP上有著深度布局，將通過“IP芯片化(IP as a Chiplet)”和“芯片平臺化(Chiplet as a Platform)”持續(xù)推進(jìn)芯粒技術(shù)的發(fā)展和產(chǎn)業(yè)化落地。

芯原有六大核心處理器IP，分別為圖形處理器(GPU)IP、神經(jīng)網(wǎng)絡(luò)處理器(NPU)IP、視頻處理器(VPU)IP、數(shù)字信號處理器(DSP)IP、圖像信號處理器(ISP)IP和顯示處理器IP，此外還有1,400多個數(shù)?；旌螴P和射頻IP。芯原將這些處理器IP有機(jī)結(jié)合，推出了處理器IP 子系統(tǒng)、IP 平臺等，例如從攝像頭輸入一直到顯示輸出的整個智能像素處理IP平臺?；谪S富的IP儲備，芯原提出了IP芯片化(IP as a Chiplet，IaaC)的理念，旨在以芯粒實(shí)現(xiàn)特殊功能IP的“即插即用”，解決7nm、5nm及以下工藝中，性能與成本的平衡，并降低較大規(guī)模芯片的設(shè)計時間和風(fēng)險。

· 新封裝領(lǐng)域，3D 封裝、SiP(System In a Package，系統(tǒng)級封裝)已實(shí)現(xiàn)規(guī)模商用，以 SiP等先進(jìn)封裝為基礎(chǔ)的 Chiplet 模式未來市場規(guī)模有望快速增長，目前臺積電、AMD、Intel 等廠商已紛紛推出基于 Chiplet 的解決方案。

· 新材料領(lǐng)域，隨著 5G、新能源汽車等產(chǎn)業(yè)的發(fā)展，硅難以滿足對高頻、高功率、高壓的需求以 GaAs、GaN、SiC 為代表的第二代和第三代半導(dǎo)體迎來發(fā)展契機(jī)。

· 新架構(gòu)領(lǐng)域，以 RISC-V 為代表的開放指令集將取代傳統(tǒng)芯片設(shè)計模式，更高效應(yīng)對快速迭代、定制化與碎片化的芯片需求。為應(yīng)對大數(shù)據(jù)、人工智能等高算力的應(yīng)用要求，AI NPU 興起。存內(nèi)計算架構(gòu)將數(shù)據(jù)存儲單元和計算單元融合為一體，能顯著減少數(shù)據(jù)搬運(yùn)，極大地提高計算并行度和能效。長期來看，量子、光子、類腦計算也有望取得突破。