半導體板塊掀漲停潮，大港股份4連板，睿創(chuàng)微納、芯原股份、華大九天、國芯科技20CM漲停，多倫科技、華西股份等多股10%漲停。從細分來看，先進封裝、Chiplet概念最為搶眼，芯原股份、通富微電、華天科技、晶方科技、嘉欣絲綢等均屬于這個概念。

今年3月2日，英特爾與AMD、Arm、高通、微軟、谷歌、Meta、臺積電、日月光、三星等十家行業(yè)巨頭正式成立UCIe(通用芯粒高速互連)產業(yè)聯(lián)盟，意欲共同打造Chiplet互連標準，攜手推動Chiplet接口規(guī)范的標準化。

國內廠商方面，包括芯原、超摩科技、燦導、芯和等多家半導體企業(yè)已經陸續(xù)加入。另外近日也有消息傳出，阿里巴巴也加入了Chiplet生態(tài)聯(lián)盟UCIe，并且成為中國大陸首家董事會成員。

市場信息顯示，華為于2019年推出了基于Chiplet技術的7nm鯤鵬920處理器;AMD今年3月推出基于臺積電3D Chiplet封裝技術的服務器處理芯片;蘋果則推出了采用臺積電CoWos-S橋接工藝的M1 Ultra芯片。

中國科學院院士劉明日前在一場講座上指出，集成芯片是摩爾時代國際集成電路技術創(chuàng)新的前沿，為我國提供了一條基于自主低世代集成電路工藝研制高端芯片的新途徑?！爸袊芯薮蟮氖袌觯揽慨a業(yè)來推動，可能也可以形成自己的標準和生態(tài)，大家倡導很久的硬件開源，也許會搭載這樣一個機遇得以實現(xiàn)?！?

封裝是指將生產加工后的晶圓進行切割、焊線塑封，使電路與外部器件實現(xiàn)連接，并為半導體產品提供機械保護，使其免受物理、化學等環(huán)境因素損失的工藝。

隨著半導體先進制程不斷往7nm/5nm，甚至以下邁進，晶片設計與制造工藝微縮的難度、成本與開發(fā)時間均呈現(xiàn)跳躍式的增長。

面對此難題，晶片業(yè)者試圖透過先進封裝來達到晶片間的高密度互聯(lián)，以實現(xiàn)以更低成本提供同等級效能表現(xiàn)。

理想情況下，UCIE標準將允許芯片制造商混合和匹配使用不同制造工藝技術的芯片，并由不同公司制造成內置在單個封裝內的產品。這意味著將美光制造的存儲芯片、AMD制造的CPU芯片和高通制造的無線調制解調器將可以組裝在一起，這將可以大大提高性能，同時節(jié)省大量電力。而且Chiplet可以大幅提高大型芯片的良率，有利于降低設計的復雜度和設計成本，有望降低芯片制造的成本。

舉例來說，在一顆7nm工藝制程的芯片中，一些次要的模塊可以用如22nm的較低的工藝制程做成Chiplet，再“拼裝”至7nm芯片上，原理如同搭積木一樣，這樣可以減少對7nm工藝制程的依賴。

通過這種“小芯片”的設計思路，AMD降低了40%的制造成本。帶來的直接好處是，AMD可以更加靈活地銷售服務器芯片，根據(jù)需要添加和移除小芯片，并能針對不同的功能選項制定不同服務器芯片的價格區(qū)間。

開發(fā)Chiplet是AMD最成功的戰(zhàn)略之一，并幫助AMD的收入從2015年的40億美元增長到去年的164億美元。

今年3月，英特爾、AMD、ARM、高通、臺積電、三星、日月光等芯片廠商與Google 云、Meta、微軟等科技巨頭還共同成立了Chiplet標準聯(lián)盟，正式推出了通用Chiplet的高速互聯(lián)標準“UCIE”，旨在定義一個開放的、可互操作的標準，用于將多個Chiplet通過先進封裝的形式組合到一個封裝中。

芯聯(lián)芯認為，近兩年半導體業(yè)歷盡“世界的風云”，正走進最好的時代。全球每100家芯片設計公司，應有一家可在先進工藝產品成功量產;國內芯片設計公司中一萬家公司中僅有五家公司可量產(<12nm制程)。對于半導體行業(yè)而言，每顆芯片從設計到量產再到上市熱賣面臨多重考驗：每顆芯片的誕生帶動的是背后900億元的資產，同時需要依次邁過10-13個半衰期門檻;900億元的資產投入離不開國家力量的支持，而邁過10-13個半導體業(yè)半衰期，離不開芯片設計服務公司。