一. 簡介

本篇是FPGA之旅設計的第十二例，在前面的例程中，完成了DS18B20溫度傳感器數據的采集，并且將采集到的數據顯示在數碼管上。由于本例將對溫濕度傳感器DHT11進行采集，而且兩者的數據采集過程類似，所以可以參考一下前面的例程。本例將通過signal top實時采集波形，確定采集到的數據是正確了(數據中帶了校驗)。

二. DHT11傳感器簡介

應用電路如下，和DS18B20一樣，只需要一根數據線與FPGA進行通信。每次通信都是FPGA發(fā)起的，隨后DHT11會輸出40bit的數據給FPGA。溫度測試范圍為0-50℃，濕度測試范圍為20-90%RH(相對濕度)，簡單了解一下即可。

三. 數據傳輸過程

數據傳輸一共包括三個部分

• 開始采集 : FPGA拉低數據線，然后釋放，等等DHT11響應

• 數據采集 : 這部分一共需要傳輸40bit的數據，分別為(高到底) 8bit濕度整數位，8bit濕度小數位，8bit溫度整數位，8bit溫度小數位,8bit校驗和。校驗和 = 數據之和，通過這個可以判斷接收到的數據是否正確。

• 采集結束：從機拉低約50us后，主機拉低

官方圖如下，下面詳細說明一下各個部分。

1

開始采集

從圖中可以看到，開始采集包括兩個部分，主機和從機。主機先拉低總線18ms，然后拉高20-40us后釋放總線，然后從機響應拉低總線80us后，拉高總線80us，就完成了。這里的拉低拉高時間都不是一個固定值，可以根據實際情況來決定。

2

數據傳輸

開始采集結束后，就是數據傳輸了，一根總線最關心的問題就是如何表示數據1和數據0了。

數據0表示如下

數據1表示如下

可以看到，無論是數據0還是數據1，總線拉低的時間都是一樣的，所以在判斷數據0和數據1，只需要根據高電平的持續(xù)時間即可。

3

采集結束

在從機拉低50us后，FPGA將總線拉高即可。

以上就是DHT11數據傳輸的全部內容，還是比較容易的哈。

四. 代碼實現

(一). 狀態(tài)機確定

通過上面的時序圖，可以確定，采集過程可以大致分為六個階段，其中請求部分可以分為FPGA請求和DHT11應答兩個部分,具體如下。

localparam S_IDLE          = 'd0;  //空閑態(tài)localparam S_START_FPGA    =    'd1; //FPGA請求采集數據開始localparam S_START_DHT11   = 'd2;  //DHT11開始請求應答localparam S_DATA          =    'd3; //數據傳輸localparam S_STOP          = 'd4;  //數據結束localparam S_DOEN          =    'd5; //數據采集完成

(二). 計時周期數確定

在時序圖中，提到了18ms，26-28us，20-40us，50us，70us，80us等等，但是經過分析后，并不需要定義這么多個計時周期數，只需要定義兩個即可。為什么只定義這兩個就可以了呢？

在時序圖中，需要FPGA判斷時間的，有兩個位置，一個是FPGA拉低18ms以上，另外一個是判斷數據表示是數據0還是數據1。第一個很清楚就是18ms。數據0表示的數據位26-28us，為了保險起見，這里設置為35us，如果高電平的持續(xù)時間低于35us，那么就表示數據0。

//時鐘為50MHZ，20nslocalparam  TIME18ms = 'd1000_099;    //開始態(tài)的拉低18ms,900_000個時鐘周期，這里適當的延長了拉低時間。localparam  TIME35us = 'd1_750; //數據傳輸過程中，數據0拉高的出現

在編寫代碼的時候，低電平是不需要處理的，只需要通過下降沿當前的傳輸狀態(tài)即可。例如說在dht11響應的階段，只需要判斷是否產生了下降沿，至于其高電平和低電平各種持續(xù)了多長的時間，這個可以忽略。

(三). 狀態(tài)轉移編寫

從狀態(tài)轉移條件可以看到，都是通過下降沿，和周期計數來作為條件進行轉移的。

always@(*)begin case(state) S_IDLE: if(dht11_req == 1'b1) //數據采集請求過來進入開始態(tài) next_state <= S_START_FPGA; else next_state <= S_IDLE; S_START_FPGA:  if((DHT11_Cnt >= TIME18ms) && dht11_negedge == 1'b1) //FPGA請求結束結束 next_state <= S_START_DHT11; else next_state <= S_START_FPGA; S_START_DHT11: if((DHT11_Cnt > TIME35us) && dht11_negedge == 1'b1) //延時一段時間后，通過判斷dht11總線的下降沿，是否結束響應 next_state <= S_DATA; else next_state <= S_START_DHT11; S_DATA: if(DHT11Bit_Cnt == 'd39 && dht11_negedge == 1'b1) //接收到40bit數據后，進入停止態(tài) next_state <= S_STOP; else next_state <= S_DATA; S_STOP: if(DHT11_Cnt == TIME35us + TIME35us) //數據傳輸完成后，等待總線拉低50us,這里是70us next_state <= S_DOEN; else next_state <= S_STOP; S_DOEN: next_state <= S_IDLE;  default: next_state <= S_IDLE; endcaseend

(四). 采集數據存儲

根據手冊的指示，先發(fā)送高位，后發(fā)送低位，按照條件來進行存儲即可。

/*接收數據存儲*/always@(posedge sys_clk or negedge rst_n)begin if(rst_n == 1'b0) dht11_data <= 'd0; else if(state == S_DATA) if((DHT11_Cnt <= TIME35us + 'd3000) && dht11_negedge == 1'b1) //'d3000為低電平時間(這個是有必要的)，高電平持續(xù)時間低于35us認為是數據0 dht11_data <= {dht11_data[38:0],1'b0}; else if(dht11_negedge == 1'b1) dht11_data <= {dht11_data[38:0],1'b1}; else dht11_data <= dht11_data; else dht11_data <= dht11_data;end

最后通過signal tap獲取到的數據如下。

計數校驗和，2C + 02 + 1C + 06 = 50,可以知道數據采集正確。