DSP(Digital Signal Processing)即數(shù)字信號處理技術，DSP芯片即指能夠實現(xiàn)數(shù)字信號處理技術的芯片。DSP芯片的內(nèi)部采用程序和數(shù)據(jù)分開的哈佛結構，具有專門的硬件乘法器，廣泛采用流水線操作，提供特殊的DSP指令，可以用來快速的實現(xiàn)各種數(shù)字信號處理算法。

DSP(Digital Signal Processing)即數(shù)字信號處理技術，DSP芯片即指能夠實現(xiàn)數(shù)字信號處理技術的芯片。DSP芯片的內(nèi)部采用程序和數(shù)據(jù)分開的哈佛結構，具有專門的硬件乘法器，廣泛采用流水線操作，提供特殊的DSP指令，可以用來快速的實現(xiàn)各種數(shù)字信號處理算法。

DPS芯片也被人們稱為數(shù)字信號處理器，它常用于軍事、醫(yī)療、家用電器等領域。我們根據(jù)它的工作時鐘和指令類型，可以將它分為靜態(tài)DSP芯片和一致性DSP芯片。按照它的工作數(shù)據(jù)格式將它分為定點DSP芯片和浮點DSP芯片。我們還可以根據(jù)它的用途不同，將它分為通用型DSP芯片和專用型DSP芯片。

DPS芯片的特點

通常來說dsp芯片的程序和數(shù)據(jù)是分開存放的，它的內(nèi)部存在快速的RAM，這樣導致我們可以通過數(shù)據(jù)總線同時訪問指令和數(shù)據(jù)。Dsp芯片能夠支持無開銷循環(huán)及跳轉的硬件，能夠并行執(zhí)行多個操作，像取指、譯碼等操作可以重復操作，具有穩(wěn)定性好、精度高、大規(guī)模集成性等多個優(yōu)點。不過它的功率消耗大，成本高。

數(shù)字信號處理器的選擇具有以下原理：

1.算法格式。定點算法的動態(tài)范圍較小。例如，16位定點算法的動態(tài)范圍僅為96dB，這容易出現(xiàn)溢出問題，但成本低，功耗低。因此，大多數(shù)數(shù)字信號處理器都是定點的，約占67%。浮點算法具有較大的動態(tài)范圍，例如32位浮點算法，其動態(tài)范圍為1536dB。處理速度遠高于定點，總線寬度也比定點寬。編程更容易，但是成本更高，功耗更高……浮點數(shù)字信號處理器主要用于高端產(chǎn)品。

2.數(shù)據(jù)寬度。所有浮點DSP均為32位寬，而定點DSP大多為16位寬，也有24位，例如摩托羅拉的DSP563xx系列。和Zoran的ZR3800系列(均為20位)。數(shù)據(jù)寬度直接影響DSP芯片的尺寸，封裝引腳的數(shù)量以及外圍存儲器的容量，因此直接影響DSP的成本。

3.速度。選擇DSP時，速度是最重要的考慮因素。DSP的速度通常是指令周期的時間，但也指核心功能(例如FIR或IIR濾波器)的計算時間。一些DSP使用非常大的指令字組(VLIW)結構，可以在一個周期內(nèi)執(zhí)行多個指令。它與時鐘的工作頻率密切相關。

存儲器接口分為ROM接口和RAM接口兩種。ROM包括EPROM和FLASH，而RAM主要是指SRAM。TMS320C5409具有32K字的片內(nèi)RAM和16K字的掩膜ROM。但是在DSP應用的很多場合，尤其是帶信號存儲的DSP應用來說，TMS320C5409的片內(nèi)存儲資源是遠遠不夠用的。因此，設計一個TMS320C5409硬件系統(tǒng)一般應該包括其與EPROM/FLASH和SRAM的接口設計，以存放程序和數(shù)據(jù)。本文介紹TMS320C5409與存儲器的接口設計方案。

2 DSP與SRAM的接口設計

除了內(nèi)部32k字RAM和16K字ROM之外,TMS320C5409還可以擴展外部存儲器。其中,數(shù)據(jù)總空間總共為64k字(0000H～FFFFH),I/O空間為64K字(0000H～FFFFH)，程序空間為8M。8M的程序空間的尋址是通過額外的7根地址線(A16～A22)實現(xiàn)的,由XPC寄存器控制。根據(jù)程序和數(shù)據(jù)的空間配置,擴展的方法主要有3種。

2.1 分開的程序和數(shù)據(jù)空間配置

這種方案是采用外接一個128k×16位的RAM，將程序區(qū)和數(shù)據(jù)區(qū)分開，如圖1所示。采用程序選通線接外部RAM的A16地址線實現(xiàn)，因此，程序區(qū)為RAM的前64k字(0000H～FFFFH)，數(shù)據(jù)區(qū)為RAM的后64k字(10000H～1FFFFH)。對DSP而言，程序區(qū)和數(shù)據(jù)區(qū)的地址范圍均為0000H～FFFFH。

采用這種配置方法需要注意：如果內(nèi)部RAM設置為有效，則相同地址的外部RAM自動無效;當外部RAM不能全速運行時，需要根據(jù)速度設置插入等待狀態(tài)(設置SWWSR)。

2.2 混合的程序和數(shù)據(jù)空間配置

這種方案是令OVLY=1，此時內(nèi)部RAM既是數(shù)據(jù)區(qū)也是程序區(qū)。這樣設置的優(yōu)點是程序可以在內(nèi)部全速運行，缺點是由于程序和數(shù)據(jù)是共用的，因此存儲區(qū)就變小了。此外，在鏈接時必須將程序和數(shù)據(jù)分開，以避免重疊。

這種配置方法如圖2所示。將和信號接至一與非門，形成PDS信號，這個信號不論是有效還是有效都呈現(xiàn)有效(高電平)，將這個信號經(jīng)反向用作片選信號，就可以保證外部RAM既作為程序區(qū)也作為數(shù)據(jù)區(qū)。

如何選擇DSP芯片的外部存儲器?

DSP的速度較快，為了保證DSP的運行速度，外部存儲器需要具有一定的速度，否則DSP訪問外部存儲器時需要加入等待周期。

1)對于C2000系列： C2000系列只能同異步的存儲器直接相接。 C2000系列的DSP目前的最高速度為150MHz。建議可以用的存儲器有：

CY7C199-15：32K×8，15ns，5V;

CY7C1021-12：64K×16，15ns，5V; CY7C1021V33-12：64K×16，15ns，3.3V。

2)對于C3x系列： C3x系列只能同異步的存儲器直接相接。 C3x系列的DSP的最高速度，5V的為40MHz，3.3V的為75MHz，為保證DSP無等待運行，分別需要外部存儲器的速度<25ns和<12ns。建議可以用的存儲器有：

ROM： AM29F400-70：256K×16，70ns，5V，加入一個等待;

AM29LV400-55(SST39VF400)：256K×16，55ns，3.3V，加入兩個等待(目前沒有更快的Flash)。

SRAM： CY7C199-15：32K×8，15ns，5V;

CY7C1021-15：64K×16，15ns，5V;

CY7C1009-15：128K×8，15ns，5V;

CY7C1049-15：512K×8，15ns，5V;

CY7C1021V33-15：64K×16，15ns，3.3V;

CY7C1009V33-15：128K×8，15ns，3.3V;

CY7C1041V33-15：256k×16，15ns，3.3V。

3)對于C54x系列： C54x系列只能同異步的存儲器直接相接。 C54x系列的DSP的速度為100MHz或160MHz，為保證DSP無等待運行，需要外部存儲器的速度<10ns或<6ns。建議可以用的存儲器有：

ROM： AM29LV400-55(SST39VF400)：256K×16，55ns，3.3V，加入5或9個等待(目前沒有更快的Flash)。

SRAM： CY7C1021V33-12：64K×16，12ns，3.3V，加入一個等待;

CY7C1009V33-12：128K×8，12ns，3.3V，加入一個等待。

4)對于C55x和C6000系列： TI的DSP中只有C55x和C6000可以同同步的存儲器相連，同步存儲器可以保證系統(tǒng)的數(shù)據(jù)交換效率更高。

ROM： AM29LV400-55(SST39VF400)：256K×16，55ns，3.3V。

SDRAM： HY57V651620BTC-10S：64M，10ns。

SBSRAM： CY7C1329-133AC，64k×32;

CY7C1339-133AC，128k×32。

FIFO：CY7C42x5V-10ASC，32k/64k×18。

DSP芯片有多大的驅動能力

DSP的驅動能力較強，可以不加驅動，連接8個以上標準TTL門。