FPGA設計不是簡單的芯片研究，主要是利用 FPGA 的模式進行其他行業(yè)產品的設計。 為增進大家對FPGA的認識，本文將對FPGA設計與DSP的不同以及FPGA的設計規(guī)劃予以介紹。如果你對FPGA或是對本文內容具有興趣，不妨和小編一起來繼續(xù)往下閱讀哦。

一、FPGA設計與DSP有何不同

FPGA側重于設計具有某個功能的硬件電路，內部資源是VersaTiles(Actel FPGA)之類的微小單元，FPGA的內部單元初始在編程前都是使用的是HDL語言實現硬件電路的設計描述。FPGA內部的連線資源將這些功能模塊的內部和模塊之間的信號連接起來，構成較大的模塊。

FPGA可以內部實現ALU，加法器，乘法器，累加器，FIFO，SRAM，DDR controller，FFT，HDLC，DMA，PWM等等數字電路，也就說我們要用其實現一個特定的或是通用的硬件功能一個或是多個模塊，這些模塊的各個細節(jié)都要要用HDL來描述設計實現。

目前的FPGA都可以直接內嵌諸如ARM7，CoretexM1，Core8051等微處理器，用于FPGA的軟核的，也有的FPGA廠商將一些硬件模塊直接做到FPGA中，這些是FPGA內部的硬核。傳統的FPGA都是實現純數字電路的，業(yè)界只有Actel的FPGA實現了數?；旌系腜SC單芯片技術，真正的提升和擴大了FPGA的應用功能和領域。

DSP主要是算法處理，內部資源主要是乘法器，加法器之類的資源，有SPI接口，UART接口，接受一定的指令集，內部的資源基本上都是現成的，需要客戶的需要而重新配置，方便于客戶的使用，但是相對來講其功能是有局限性的，所以主要用于某些特定的領域。DSP也有內嵌的鎖相環(huán)，計數器，Baud rate發(fā)生器，有的DSP也有ADC模擬接口。

二、FPGA設計規(guī)劃

這個階段的目標是適當地把當前的系統級需求、FPGA級需求和架構體現到開發(fā)規(guī)劃中。在通過前面介紹的規(guī)劃階段之后，現在開發(fā)團隊一般會面臨兩種情況。

第一種情況是系統與FPGA架構以及需求理解良好，描述詳盡，最終，FPGA設計開發(fā)階段(即HDL編碼)和測試開發(fā)階段(仿真、測試臺)基本無需修改設計需求，順利執(zhí)行。

第二種情況是系統架構和FPGA需求仍然處在變動中。這樣的設計會在設計開發(fā)周期和測試開發(fā)階段面臨眾多變數和修改。

雖然人人都想得到第一種情況的結果，但往往卻不能成功，最終落入第二種情況的境地。很明顯，這種情況更加難于管理。

設計規(guī)劃的總體目標應是在開發(fā)周期的這個階段實現第一種情況。在第一種情況中，FPGA的開發(fā)簡單直觀，只需為實現和測試設計特性安排進度計劃。

在第二種情況中，最重要的管理工作是確保落實充分理解的流程，以便評估和決定應該進行哪些修改以及每種修改為總體開發(fā)進度計劃帶來的影響如何。這里可以運用多種項目管理理念和技巧。最重要的一點是完成上述修改評估和影響評估。

就專門的FPGA規(guī)劃和開發(fā)而言，FPGA的優(yōu)勢之一在于能夠多次修訂硬件平臺和多次把硬件平臺下載到原型PCB上。設計團隊應充分發(fā)揮這一功能的優(yōu)勢。因此建議的開發(fā)規(guī)劃是逐漸把特性添加到能夠工作的設計中。其思路是從能夠實現主要通信接口的基本設計出發(fā)，無需實現全部需求就能工作。

這樣做能夠帶來雙重好處。首先可以確保隨時有一個可工作的設計，您可用來調試PCB和更大型系統。其次，調試實際的FPGA設計會簡單得多，因為可以檢查新添加的特性，確保新添加的特性不會干擾或中斷當前可工作的設計。

與FPGA設計開發(fā)同步，同樣重要的是為實現的FPGA設計準備良好的仿真環(huán)境規(guī)劃。投資開發(fā)穩(wěn)健可靠的仿真環(huán)境，就可以復制現實數據流，在仿真中重現出錯條件，迅速隔離和判斷根本原因，從而不僅能減少設計缺陷，還能顯著縮短實驗室調試時間。

開發(fā)穩(wěn)健可靠的測試仿真環(huán)境和開發(fā)FPGA本身一樣復雜，需要視同開發(fā)FPGA一樣規(guī)劃和考量。

以上就是小編這次想要和大家分享的有關的FPGA的內容，希望大家對本次分享的內容已經具有一定的了解。如果您想要看不同類別的文章，可以在網頁頂部選擇相應的頻道哦。