FPGA 器件屬于專用集成電路中的一種半定制電路，是可編程的邏輯列陣。為了增進(jìn)對FPGA的認(rèn)識，本文將對FPGA的應(yīng)用，以及FPGA的配置方式予以介紹。如果你對FPGA，或者是對本文內(nèi)容具有興趣，不妨和小編一起來繼續(xù)認(rèn)真往下閱讀哦。

一、FPGA應(yīng)用

FPGA另一個新應(yīng)用是取代DSP，由于FPGA適合規(guī)劃成可同時(shí)大量平行運(yùn)算組態(tài)，如此可加速數(shù)字信號運(yùn)算。

所謂的「取代」，其實(shí)牽涉到價(jià)格效能比(Price Performance Rate，中國內(nèi)地方面稱為：性價(jià)比，性能價(jià)格比)問題，相同的數(shù)字信號運(yùn)算工作可以用FPGA運(yùn)算，也可以用DSP運(yùn)算，重點(diǎn)在于芯片成本，一般而言FPGA的芯片價(jià)格貴過DSP，但FPGA同時(shí)間可平行執(zhí)行的數(shù)字信號運(yùn)算量比DSP大，當(dāng)數(shù)字信號運(yùn)算的需求量夠大時(shí)，F(xiàn)PGA在價(jià)格效能比上就會超越DSP。

若更具體說明，一顆高效能的DSP約要30至200美元，而一顆高階的FPGA則約200美元，高效能的DSP同時(shí)間可以處理4個信道的數(shù)字信號，而高階的FPGA則可因應(yīng)20至40個信道以上的信號運(yùn)算，如此簡單將信道數(shù)與價(jià)格相除，可明顯看出在同時(shí)多組運(yùn)算時(shí)FPGA的成本低于DSP。

當(dāng)然，先決條件是應(yīng)用需求上需要同時(shí)間的多組運(yùn)算，并非所有的應(yīng)用都需要大量的數(shù)字信號運(yùn)算，不過無線基地臺方面確實(shí)有此種需求，但無線基地臺前端的用戶裝置則沒有這類的需求，事實(shí)上現(xiàn)在確實(shí)有諸多的無線基地臺，已從過去完全只用DSP方式來進(jìn)行信號收發(fā)解析處理，改成部份使用DSP、部份使用FPGA。

但是這也并非絕對，原因有二，一是FPGA仍在積極降價(jià)中，未來的價(jià)格性能比會持續(xù)提升，目前只有大量的數(shù)字信號運(yùn)算是屬于FPGA較合算，但日后也會逐漸往中階、初階發(fā)展，接下來可能小規(guī)模性的基地臺(如Pico Cell、Femto Cell等)也會使用。

二、FPGA配置方式

根據(jù)FPGA配置過程控制者的不同，我們將配置方式主要分為三類：

FPGA控制配置過程第一種最常見的模式是，從片外FLASH中加載配置所需的比特流，F(xiàn)PGA內(nèi)部產(chǎn)生時(shí)鐘，整個過程有FPGA自主控制。FPGA 上電以后，將配置數(shù)據(jù)從FLASH中，讀入到SRAM中，實(shí)現(xiàn)內(nèi)部結(jié)構(gòu)映射。

優(yōu)點(diǎn)：不需要借助其他模塊或者終端，自己控制整個過程。

缺點(diǎn)：一般只能從FLASH(掉電不會丟失數(shù)據(jù))或者其他片外非易失性存儲器中，加載配置，配置方式有限。

處理器控制器控制配置過程第二種模式是，通過借助處理器、控制器或者其他終端，完成配置過程。FPGA 作為從設(shè)備，微處理器或者控制電路提供配置所需的時(shí)序，實(shí)現(xiàn)配置數(shù)據(jù)的下載。

優(yōu)點(diǎn)：配置方式靈活?？梢詫⑴渲脭?shù)據(jù)放置在FLASH、硬盤燈存儲介質(zhì)中，通過其他終端完成整個配置過程。

缺點(diǎn)：需要借助其他終端設(shè)備。

通過JTAG配置第三種模式，通過JTAG完成配置。一般情況下，是通過JTAG進(jìn)行調(diào)試，將比特流文件下載到FGPA中。需要注意的是，這種模式下，如果出現(xiàn)斷電，則配置失效。

此外有的FPGA還可以通過網(wǎng)絡(luò)進(jìn)行配置，在實(shí)際工作中，接觸較少，所以不再贅述。

單片F(xiàn)PGA和多片F(xiàn)PGA的配置過程類似，但還是有些不同，下面我們分開來描述一下，在FPGA控制配置過程這種模式下面，兩者的異同。

單片F(xiàn)PGA配置FPGA 的CCLK 管腳，提供工作時(shí)鐘給PROM ，PROM 在CCLK 的上升沿，將數(shù)據(jù)從D0 管腳送到FPGA 的DIN 管腳，這種方式是最簡單也是最常用的一種配置方式。在這種方式下，有兩點(diǎn)非常重要：

電源適配性。從上面描述可以看出，整個過程需要FPGA和PROM之間進(jìn)行通信，所以兩者的接口電平必須一致，即FPGA管腳電壓和PROM的輸入電壓相等。JTAG鏈的完整性。保證JTAG 連接器、FPGA、PROM 的TMS、TCK 連在一起，保證從JTAG 連接器TDI 到其TDO 之間閉合回路。多片F(xiàn)PGA配置配置過程單片和多片過程相似，但是多片F(xiàn)PGA 配置時(shí)，需要區(qū)分主設(shè)備從設(shè)備，且需要選擇不同的配置模式。

以上就是小編這次想要和大家分享的有關(guān)FPGA的內(nèi)容，希望大家對本次分享的內(nèi)容已經(jīng)具有一定的了解。如果您想要看不同類別的文章，可以在網(wǎng)頁頂部選擇相應(yīng)的頻道哦。