隨著人工智能技術(shù)的不斷發(fā)展，新技術(shù)的落地與融合也進(jìn)一步加速了各行各業(yè)的數(shù)字化轉(zhuǎn)型，企業(yè)需要利用新的技術(shù)來(lái)開(kāi)拓新的市場(chǎng)，將電氣、電子、軟件和機(jī)械與智能商業(yè)環(huán)境、智能工廠、智能基礎(chǔ)設(shè)施等系統(tǒng)整合為自成一體的生態(tài)系統(tǒng)，從而確立和鞏固市場(chǎng)領(lǐng)導(dǎo)者的地位。這不僅僅意味著作為數(shù)字化核心的半導(dǎo)體產(chǎn)業(yè)需求會(huì)呈現(xiàn)出指數(shù)級(jí)增長(zhǎng)，同時(shí)也意味著更復(fù)雜、更精細(xì)的差異化需求在不斷增強(qiáng)。

EDA作為芯片設(shè)計(jì)的工具，被譽(yù)為半導(dǎo)體產(chǎn)業(yè)“皇冠上的明珠”。隨著人工智能的不斷發(fā)展，傳統(tǒng)EDA工具的發(fā)展難以跟上日益增長(zhǎng)的芯片設(shè)計(jì)規(guī)模和市場(chǎng)需求。業(yè)界一直在探索更加有效的方案,來(lái)提升芯片設(shè)計(jì)的效率,降低設(shè)計(jì)門(mén)檻。在EDA工具中采用人工智能技術(shù)，成為了如今EDA技術(shù)創(chuàng)新的關(guān)鍵。

近日，西門(mén)子EDA召開(kāi)了線上交流會(huì)，著重探討了在人工智能的浪潮下，EDA工具將有怎樣的發(fā)展趨勢(shì)。

西門(mén)子EDA全球副總裁兼中國(guó)區(qū)總經(jīng)理凌琳表示，為了能夠更好地優(yōu)化芯片性能，在如今的EDA工具中，采用了大量的人工智能和機(jī)器學(xué)習(xí)技術(shù)，來(lái)提升計(jì)算的速度和精準(zhǔn)度。此外，將人工智能技術(shù)引入EDA工具后，能有效解決模型、材料不統(tǒng)一等問(wèn)題，還能將設(shè)計(jì)過(guò)程中的問(wèn)題以及可制造性設(shè)計(jì)(DFM)問(wèn)題提前檢測(cè)出來(lái)并采取相應(yīng)措施。

隨著EDA技術(shù)變得愈發(fā)智能化，模擬仿真技術(shù)以及EDA上云技術(shù)變得更加火爆。針對(duì)于大規(guī)模集成電路，模擬仿真驗(yàn)證方法學(xué)往往從芯片設(shè)計(jì)原理圖開(kāi)始，逐層仿真、驗(yàn)證和實(shí)現(xiàn)，并完成可以交付制造的芯片設(shè)計(jì)版圖信息，有效提升芯片電路設(shè)計(jì)的準(zhǔn)確性。通過(guò)人工智能技術(shù)，EDA將成為一種模擬仿真驗(yàn)證的工具，使設(shè)計(jì)師不用將電路真正制造出來(lái)去檢查電路是否正確，而是通過(guò)模擬仿真即可驗(yàn)證芯片設(shè)計(jì)的準(zhǔn)確性和安全性，為芯片設(shè)計(jì)節(jié)省了大量的時(shí)間和成本，并有效提升芯片電路設(shè)計(jì)準(zhǔn)確性，為集成電路產(chǎn)業(yè)的發(fā)展提供有力保障。

凌琳表示，如今EDA模擬仿真驗(yàn)證技術(shù)之所以變得愈發(fā)火熱，也與集成電路設(shè)計(jì)的復(fù)雜程度越來(lái)越高且產(chǎn)業(yè)規(guī)模越來(lái)越大有關(guān)。芯片設(shè)計(jì)企業(yè)往往面臨技術(shù)以及資源等種種挑戰(zhàn)，借助EDA模擬仿真驗(yàn)證技術(shù)能夠使其驗(yàn)證工作變得更經(jīng)濟(jì)、更方便，還能夠有效協(xié)同業(yè)界生態(tài)伙伴，共同商討解決方案。

在人工智能崛起的同時(shí)，云計(jì)算也在悄悄改變著EDA的運(yùn)行架構(gòu)。特別是芯片設(shè)計(jì)變得愈發(fā)復(fù)雜之后，算力和存儲(chǔ)開(kāi)始出現(xiàn)了瓶頸，傳統(tǒng)的自建數(shù)據(jù)中心已不堪重負(fù)。因此如今無(wú)論是EDA廠商、IC設(shè)計(jì)企業(yè)還是代工廠，都開(kāi)始追求EDA上云，全面交給云服務(wù)商部署托管或采用混合云等方式。

凌琳表示，EDA上云變得愈發(fā)火熱，也意味著隨著摩爾定律的發(fā)展，芯片設(shè)計(jì)變得越來(lái)越難，需要用到的資源也越來(lái)越多。例如軟硬件的計(jì)算資源、人力資源等，資源整合會(huì)變得越來(lái)越困難，也變得越來(lái)越難得。因此，當(dāng)在資源方面遇到瓶頸后，EDA上云能夠使企業(yè)用更便捷的方式將資源進(jìn)行整合。眾所周知，人工智能技術(shù)的重要支撐是芯片，芯片設(shè)計(jì)需要使用EDA工具。隨著芯片設(shè)計(jì)難度的增大，行業(yè)內(nèi)開(kāi)始運(yùn)用AI來(lái)為IC助力。在2022年世界人工智能大會(huì)上AI芯片主題論壇上，中國(guó)工程院高文院士就此問(wèn)題發(fā)表了《人工智能與EDA前瞻性發(fā)展》演講。高文院士首先指出，目前的人工智能，無(wú)論是機(jī)器深度學(xué)習(xí)還是深度神經(jīng)網(wǎng)絡(luò)的人工智能，都需要很強(qiáng)的訓(xùn)練的算力，以及算法和數(shù)據(jù)。這需要芯片的支持。GPU、NPU是人工智能作為訓(xùn)練和推理不可缺少的硬件。人工智能和芯片之間的關(guān)系，應(yīng)該是雙向，既可能是AI FOR IC，也可能是IC FOR AI，它們之間是相互作用的。故而，高文院士認(rèn)為：未來(lái)AI FOR IC，對(duì)于集成電路來(lái)說(shuō)，AI會(huì)起到提高設(shè)計(jì)效率的作用，甚至可能將對(duì)設(shè)計(jì)帶來(lái)革命性的改變。

高院士結(jié)合芯片設(shè)計(jì)中的具體案例說(shuō)，英偉達(dá)曾有一款大規(guī)模的芯片，耗費(fèi)8000個(gè)工程師年完成。這種投入意味著IC設(shè)計(jì)將會(huì)變成少數(shù)巨頭企業(yè)的游戲。一個(gè)芯片需要8000個(gè)工程師年，就是說(shuō)，沒(méi)有幾萬(wàn)個(gè)工程師這個(gè)游戲不要玩了。如果這樣做，小企業(yè)就基本沒(méi)有活路。故而，需要想出路，出路就想法辦法把8000工程師年的工作給縮短。

除設(shè)計(jì)本身之外， 高院士認(rèn)為，在芯片制造方面，如集成電路布線，到劃好線，光刻刻蝕結(jié)束后，得到一個(gè)結(jié)構(gòu)。雖然設(shè)計(jì)的目標(biāo)是非常整齊的，但是很可能，沒(méi)有任何優(yōu)化技術(shù)，作完MASK以后，結(jié)果并不正確或者說(shuō)，與設(shè)計(jì)并不對(duì)應(yīng)。也需要一些優(yōu)化技術(shù)。具體到整體設(shè)計(jì)的流程，特別是物理設(shè)計(jì)環(huán)節(jié)，就可以通過(guò)AI的介入，使得設(shè)計(jì)的效率提高。在仿真驗(yàn)證環(huán)節(jié)上，也可以用AI技術(shù)來(lái)優(yōu)化，實(shí)現(xiàn)更好的效果。

對(duì)于AI FOR IC,高文院士也認(rèn)為，但是集成電器設(shè)計(jì)全部是AI取代也是不可能的，需要找切入點(diǎn)，找耗時(shí)比較多，需要經(jīng)驗(yàn)最多、人力投入最大的一部分，用計(jì)算機(jī)、用人工智能取代。當(dāng)下，他指出，有兩大切入點(diǎn)。

具體而言，布線本身解決方案沒(méi)有最優(yōu)解，只有次優(yōu)解，而且是多個(gè)解，就需要有非常多的經(jīng)驗(yàn)，需要有人來(lái)做。如果用計(jì)算機(jī)，通過(guò)人工智能算法能做，將是最理想的。布線與下圍棋一樣，有各種各樣的可能，如果采用與圍棋同樣的策略，可讓計(jì)算機(jī)在所有可能的布線中，挑一個(gè)最好的。所以，人工智能可以解決布線問(wèn)題。當(dāng)然，布線比下圍棋更難，因?yàn)槲锢砜臻g在變、狀態(tài)空間在變，所以要將所有的可能性舉也出來(lái)，運(yùn)有布線軟件，來(lái)進(jìn)行局部的優(yōu)化。傳統(tǒng)上，用機(jī)器學(xué)習(xí)的辦法優(yōu)化，現(xiàn)在則采用深度神經(jīng)網(wǎng)絡(luò)，強(qiáng)化在一起，去找最優(yōu)的解。

集成電路，想要布線，需要數(shù)據(jù)。沒(méi)有數(shù)據(jù)，即便有再?gòu)?qiáng)的人工智能算力也沒(méi)用。數(shù)據(jù)在哪里?以前有很多積累，可以把數(shù)據(jù)拿來(lái)，這些數(shù)據(jù)是可以作為參考的。離開(kāi)了特定領(lǐng)域，數(shù)據(jù)還有沒(méi)有效，那就要通過(guò)遷移學(xué)習(xí)的辦法，激活已有的數(shù)據(jù)，讓其變得有效，當(dāng)然，有些數(shù)據(jù)是激不活的。要靠數(shù)據(jù)在設(shè)計(jì)空間上做一些搜索，使得搜索的速度比較快，得到次優(yōu)解或者最優(yōu)解，快速完成。如EDA國(guó)際三大頭部企業(yè)，有一些已經(jīng)集成到工具了，已經(jīng)做開(kāi)發(fā)。國(guó)內(nèi)EDA公司，模擬方面發(fā)展的不錯(cuò)，但數(shù)字設(shè)計(jì)方面起步積累的數(shù)據(jù)不多。

高文院士在演講最后總結(jié)指出，具體來(lái)看，現(xiàn)在，AI FOR IC，已有成功的案例，今年美國(guó)的IC會(huì)議上，展示了用AI鋪助數(shù)字電路的設(shè)計(jì)、AI做模擬電路、AI幫助光刻模型的多個(gè)案例。這些案例顯示，AI不僅可以進(jìn)行模擬器件，也可以做合成器件的生成，未來(lái)還可以應(yīng)用到制造端。芯片是AI能力發(fā)展的基礎(chǔ)，但AI反過(guò)來(lái)又可以加強(qiáng)芯片的設(shè)計(jì)與制造。

電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)在現(xiàn)代電子領(lǐng)域起著至關(guān)重要的作用。仿真工具是EDA技術(shù)中的關(guān)鍵組成部分，用于驗(yàn)證電路設(shè)計(jì)的性能和功能。本文將介紹常見(jiàn)的EDA仿真工具，包括電路仿真、時(shí)序仿真和射頻仿真工具，并討論如何使用這些工具進(jìn)行電路仿真和驗(yàn)證。

一、電路仿真工具

電路仿真是EDA技術(shù)中最基本和常用的仿真類(lèi)型之一，用于評(píng)估和驗(yàn)證電路在各種條件下的行為和性能。以下是幾個(gè)常見(jiàn)的電路仿真工具：

1.SPICE(Simulation Program with Integrated Circuit Emphasis)：

SPICE是最早的模擬電路仿真工具之一，廣泛應(yīng)用于集成電路設(shè)計(jì)和分析。它通過(guò)數(shù)學(xué)模型和方程組求解來(lái)模擬電路的行為，并提供了準(zhǔn)確的電路分析結(jié)果。

2.LTspice：

LTspice是一種基于SPICE的免費(fèi)電路仿真工具，由Linear Technology(現(xiàn)在的ADI)開(kāi)發(fā)和維護(hù)。它具有直觀的用戶界面和強(qiáng)大的仿真引擎，可用于快速建模和仿真電路。

3.Multisim：

Multisim是National Instruments公司開(kāi)發(fā)的一款集成電路設(shè)計(jì)與仿真軟件。它提供了可視化的電路設(shè)計(jì)和仿真環(huán)境，支持多種模型和分析功能，適用于教學(xué)和工程實(shí)踐。

二、時(shí)序仿真工具

時(shí)序仿真是用于驗(yàn)證數(shù)字電路時(shí)序性能和時(shí)序邏輯的仿真類(lèi)型。以下是幾個(gè)常用的時(shí)序仿真工具：

4.ModelSim：

ModelSim是一種強(qiáng)大的硬件描述語(yǔ)言(HDL)仿真和調(diào)試工具，支持常見(jiàn)的HDL語(yǔ)言，如VHDL和Verilog。它提供了豐富的調(diào)試功能，包括波形查看、信號(hào)追蹤和時(shí)序分析。

5.VCS(Verilog Compiler Simulator)：

VCS是Cadence公司開(kāi)發(fā)的一款高性能Verilog仿真工具，主要用于驗(yàn)證和調(diào)試復(fù)雜的數(shù)字電路設(shè)計(jì)。它具有快速的仿真速度和行為準(zhǔn)確性，廣泛應(yīng)用于芯片設(shè)計(jì)和驗(yàn)證。

6.QuestaSim：

QuestaSim是一種基于ModelSim的高級(jí)Verilog和VHDL仿真工具，由Mentor Graphics(現(xiàn)為Siemens公司)開(kāi)發(fā)。它提供了全面的仿真功能和先進(jìn)的調(diào)試工具，適用于復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)和驗(yàn)證。