20世紀90年代以來，微電子技術以驚人的速度發(fā)展，其工藝水平達到了深亞微米級，此階段主要出現了以高級語言描述、系統(tǒng)仿真和綜合技術為特征的第三代EDA技術，不僅極大地提高了系統(tǒng)的設計效率，而且使設計人員擺脫了大量的輔助性及基礎性工作，將精力集中于創(chuàng)造性的方案與概念的構思上。它的特征為：第一，高層綜合的理論與方法取得較大進展，將EDA設計層次由RT級提高到了系統(tǒng)級(又稱行為級)，并劃分為邏輯綜合和測試綜合。第二，采用硬件描述語言HDL來描述10萬門以上的設計，并形成了VHDL和VerilogHDL兩種標準硬件描述語言。第三，采用平面規(guī)劃技術對邏輯綜合和物理版圖設計進行聯合管理，作到在邏輯綜合早期設計階段就考慮到物理設計信息的影響。第四，可測性設計。第五，為帶有嵌入IP模塊ASIC設計提供軟硬件協同系統(tǒng)設計工具。 EDA技術的概念

EDA是電子設計自動化(Electronic Design Automation)的縮寫，在20世紀90年代初從計算機輔助設計(CAD)、計算機輔助制造(CAM)、計算機輔助測試(CAT)和計算機輔助工程(CAE)的概念發(fā)展而來的。EDA技術就是以計算機為工具，設計者在EDA軟件平臺上，用硬件描述語言HDL完成設計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。 EDA技術的特點

利用EDA技術進行電子系統(tǒng)的設計，具有以下幾個特點：① 用軟件的方式設計硬件;② 用軟件方式設計的系統(tǒng)到硬件系統(tǒng)的轉換是由有關的開發(fā)軟件自動完成的;③ 設計過程中可用有關軟件進行各種仿真;④ 系統(tǒng)可現場編程，在線升級;⑤ 整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、可靠性高。因此，EDA技術是現代電子設計的發(fā)展趨勢。 EDA設計流程

典型的EDA設計流程如下:

1、文本/原理圖編輯與修改。首先利用EDA工具的文本或圖形編輯器將設計者的設計意圖用文本或圖形方式表達出來。

2、編譯。完成設計描述后即可通過編譯器進行排錯編譯，變成特定的文本格式，為下一步的綜合做準備。

3、綜合。將軟件設計與硬件的可實現性掛鉤，是將軟件轉化為硬件電路的關鍵步驟。

3 / 19

4、行為仿真和功能仿真。利用產生的網表文件進行功能仿真，以便了解設計描述與設計意圖的一致性。

5、適配。利用FPGA/CPLD布局布線適配器將綜合后的網表文件針對某一具體的目標器件進行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線。適配報告指明了芯片內資源的分配與利用、引腳鎖定、設計的布爾方程描述情況。 6、 功能仿真和時序仿真。

7、 下載。如果以上的所有過程都沒有發(fā)現問題，就可以將適配器產生的下載文件通過FPGA/CPLD下載電纜載入目標芯片中。

8、 硬件仿真與測試。

2.2 硬件描述語言(VHDL)

VHDL簡介

VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)主要用于描述數字系統(tǒng)的結構，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。VHDL的程序結構特點是將一項工程設計，或稱設計實體(可以是一個元件，一個電路模塊或一個系統(tǒng))分成外部(或稱可是部分,及端口)和內部(或稱不可視部分)，既涉及實體的內部功能和算法完成部分。在對一個設計實體定義了外部界面后，一旦其內部開發(fā)完成后，其他的設計就可以直接調用這個實體。這種將設計實體分成內外部分的概念是VHDL系統(tǒng)設計的基本點。 VHDL語言的發(fā)展背景

硬件描述語言的發(fā)展至今已經有幾十年的歷史，并已成功應用到系統(tǒng)的仿真、驗證和設計綜合等方面。其中比較著名的的有VHDL語言、AHDL語言、Verilog HDL語言等。而在七八十年代初期VHDL語言是為美國國防部工作的。它是以ADA語言為根源，就像將被看到的整體結構的VHDL和其他的VHDL報表。

1986年，有人提議VHDL語言作為IEEE標準。它經歷了一些修改意見和修改，直至1987年12月獲得通過，成為IEEE 1076至1987標準。它的出現為電子設計自動化的普及和推廣奠定了堅實的基礎。之后IEEE對87版本進行了修訂，于1933年推出了較為完善的93版本(被定為ANSI/IEEE std 1076-1993標準)，使得VHDL語言的編程更加靈活方便。此后，越來越多的人開始使用VHDL語言進行數字電路系統(tǒng)的設計。而VHDL

4 / 19

語言有不同于軟件編程語言，在編程結構和規(guī)范上有自己的特點，在此，本文就從簡單介紹VHDL語言基礎開始。 VHDL語言的基本結構

一個完整的VHDL[3]語言程序通常包括實體(Entity)、構造體(Architecture)、配置(Configuration)、包集合(Package)和庫(Library)5個部分。前4種是可以分別編譯的源設計單元。下面分別介紹：

實體：實體是用于描述所設計電路系統(tǒng)的外部接口信號，系統(tǒng)的輸入輸出端口及屬性都是在實體中定義的。一個實體是設計中最基本的。最上層水平的設計是最高層的實體。如果設計分層次，那么最高層的描述將有低層描述的說明附在它里面。

構造體：構造體用于描述系統(tǒng)內部的結構和行為，系統(tǒng)要實現的功能都是在構造體內用語言進行描述的。所有實體可以有一個構造體的說明來模擬。該構造體描述的行為實體。一個單一的實體可以有多個構造體。一個構造體可能是行為而另一個可能是一個結構描述的設計。

配置：配置用于從庫中選取所需單元來組成系統(tǒng)設計的不同版本。配置聲明是用來約束一個組件實例的一雙實體架構。一個配置可以被視為像一個零件清單進行設計。它描述的使用的每一個實體的行為，就像零件列表說明哪一部分用于每一部分的設計。

包集合：包集合存放各種設計模塊都能共享的數據類型、常數和子程序等。包集合是一個收集常用數據類型和子程序中使用的設計。想想包含使用的工具建立的設計的一個工具箱作為一個包。

庫：庫存放已經編譯的實體、構造體、包集合和配置。庫可由用戶生成或者是由ASIC芯片制造商提供，以便在設計中為大家共享。這種功能可以通過特定語句來實現。

一、設計任務要求

1、汽車尾燈控制器內容

基本設計要求： 設計系統(tǒng)模擬汽車尾燈兩側信號，左右各有3個

指示燈(用發(fā)光二極管模擬)，具有如下模式：

(1)汽車正向行使時，指示燈全部處于熄滅狀態(tài)。

(2)汽車右轉彎行駛時，右側的3個指示燈按右循環(huán)順序點亮，

(3)汽車左轉彎行駛時，左側的3個指示燈按左循環(huán)順序點亮

(4)汽車臨時剎車時，指示燈同時處于閃爍狀

整體電路要雙面板布線，狀態(tài)轉換可用數碼管顯示(選做)

二、設計框圖及整機概述

2.1汽車尾燈控制器

2.1.1設計框圖

2.1.2整機概述

汽車尾燈控制電路中，汽車尾燈有正常運行、右轉彎、左轉彎和臨時剎車4種不同狀態(tài)。當正常行駛時，汽車的左右尾燈全滅;當汽車右轉彎時，汽車的右尾燈按順序依次從里向外循環(huán)點亮;當汽車左轉彎時，汽車的左尾燈按順序依次從里向外循環(huán)點亮;當汽車臨時剎車是，所有的尾燈隨著CP同時閃爍。

三、各單元電路的設計方案及原理說明

3.1汽車尾燈控制電路單元(五號字)(單元電路圖，設計過程及原理說明)

3.1.1三進制計數器

三進制計數器由觸發(fā)器74ls161構成。74ls161是4位初值可預置數的16進制同步計數器，如圖3.1.1所示：

圖3.1.1

采用同步置數法，預置數1101，當CLK產生上升沿時開始計數，計數到1111時返回預置數重新計數。從而由74ls161十六進制計數器實現三進制計數器功能，如圖3.1.2：

圖3.1.2

3.1.2譯碼電路

如圖3.1.3，譯碼電路是由3-8譯碼器74ls138和6個與非門74ls00構成。74ls138的3個輸入端A、B、C分別接S1、Q1、Q0，其中Q1、Q0是三進制計數器的輸出端。當S1=0、使能信號A=E1=1，計數的狀態(tài)為00、01、10時Y1、Y2、Y3依次輸出低電平有效(Y5、Y6、Y7、輸出高電平無效)，經過與非門后依次高電平輸出;當S1=1、使能A=E1=1時Y5、Y6、Y7依次輸出低電平有效(Y1、Y2、Y3輸出高電平無效)，經過與非門后依次高電平輸出;當E1=0、A=1時74ls138全部輸出全為高電平，經過與非門后全為低電平;當G=0、A=CP時，與非門輸出端隨著CP脈沖的頻率閃爍。

圖3.1.3

3.3.3開關控制電路、開關S1、S0

列寫開關、信號CP與使能信號E1、A的邏輯功能表

表3.1.1

開關控制CP使能信號

S1S0E1A

00×01

01×11

10×11

11CP0CP

將邏輯功能表整理后得

E1=S1異或S0、

A=((S1﹒S0)(S1﹒S0﹒CP)’)’

如圖3.1.4畫出開關控制電路與開關

圖3.1.4

3.1.4 LED、數碼管驅動顯示電路

如圖3.1.5、3.1.6所示，LED顯示電路由LED接300歐電阻組成，數碼管由74ls48驅動。當S1、S0都沒有按下時，LED燈全滅，74ls48輸入端為0000，數碼管顯示數字0。當按下S0時，D3、D2、D1前的與非門依次高電平輸出，實現D3、D2、D1依次從里向外點亮;74ls48輸入端為0001，數碼管顯示數字1;。當按下S1時，D4、D5、D6前的與非門依次高電平輸出，實現D4、D5、D6依次從里向外點亮;74ls48輸入端為0010，數碼管顯示數字2;。當S0、S1都按下時D1、D2、D3、D4、D5、D6隨著CP的頻率閃爍，74ls48輸入端為0011，數碼管顯示數字3。

隨著汽車智能化的不斷發(fā)展，人們開始追求更好的駕駛體驗，并對全面的汽車安全性能，提出了更高的要求，其中包括具有重要提示功能的汽車尾燈系統(tǒng)。

通常，汽車尾部的燈組是車輛燈光系統(tǒng)中非常重要的一部分，由剎車燈、倒車燈、轉向燈、霧燈組成。尾燈的主要功能是提醒后方車輛，向其傳達前車的行駛狀態(tài)。

為了提高尾燈的顯示效果和穩(wěn)定性，其解決方案通常采用MCU+LED驅動芯片的組合。鑒于需要符合車輛的規(guī)格要求，所以需要滿足AEC-Q100的可靠性認證，以提高系統(tǒng)的穩(wěn)定性。

芯?？萍糃S32F116Q是一款基于ARM Cortex-M3內核的通用車規(guī)MCU，滿足AEC-Q100認證的要求，可廣泛應用于車燈控制、車用電機控制、車窗控制、汽車傳感器檢測等場景。

01CS32F116Q產品優(yōu)勢

高性能處理器：ARM Cortex-M3內核，72MHz工作頻率，支持單周期乘法和硬件除法。

豐富的時鐘源：具有8MHz的內部RC高速振蕩器和40kHz的內部RC低速振蕩器，同時支持4到16MHz的外部晶體振蕩器，支持鎖相環(huán)(PLL)倍頻。

大容量存儲：集成128KBytes的Flash存儲器和20KBytes的SRAM，提供足夠存儲空間。

先進的定時器和PWM控制器：具有3個16位定時器，每個定時器有四個獨立通道用于輸入捕獲/輸出比較/PWM生成/單脈沖模式，同時支持增量編碼器輸入和霍爾傳感器輸入;1個16位帶有死區(qū)控制和緊急剎車的PWM高級控制定時器。

高精度ADC：提供兩路12-Bit高精度ADC，采樣率高達1Msps，16個輸入通道。

強大的通信接口：3個USART接口，通信速率可達4.5Mb/s;2個I2C接口，支持標準模式和快速模式;2個SPI接口;1個CAN 2.0B接口;1個USB 2.0接口。USART/I2C/SPI可通過7通道DMA實現數據的直接傳輸。

身份認證和安全特性：支持CRC和96-bit UID，提供身份認證功能。

豐富的GPIO：LQFP48:37個，LQFP64:51個，LQFP100: 80個，可實現多種外設連接。

CS32F116Q系統(tǒng)框圖

02CS32F116Q的尾燈應用方案

該方案采用CS32F116Q作為主控芯片，搭配兩顆9通道RGB LED驅動芯片和一顆36通道RGB LED驅動芯片，具有一流的應用特性。

首先，9V~16V的寬電壓供電及防反接設計，確保足夠電力支持的同時增強供電安全性。

其次，所有燈珠都可呈現出明暗交替的呼吸燈效果，營造出迷人的視覺效果，引領行車燈效的新潮流。燈控還可實現依次點亮、依次熄滅，演繹流水燈效果，炫酷且富有創(chuàng)意。

最后，該方案通過CAN/LIN接口與BCM通信，實現多樣化的顯示控制，滿足不同用戶針對汽車尾燈系統(tǒng)的個性化創(chuàng)新及穩(wěn)定可靠的應用需求。

CS32F116Q尾燈方案系統(tǒng)框圖

CS32F116Q具備2個I2C總線接口(I2C0, I2C1)，能夠工作于多主模式或從模式，支持標準模式和快速模式以提供多樣化的選項。I2C0總線上能同時掛載2顆9通道RGB LED驅動芯片，透過不同的設備地址完成數據的精準傳輸，進一步控制2組LED，控制18顆燈珠的光芒。而I2C1則與36通道RGB LED驅動芯片通信，控制36個LED，打造醒目的轉向指示。

本解決方案中，采用400K的快速模式，與外部設備進行及時通信。

此外，CS32F116Q具備3個高效的USART接口，其中USART 1接口通信速率可達4.5Mb/s，其他接口(USART2，USART3)的通信速率可達2.25Mb/s，快速且穩(wěn)定。USART接口具有硬件CTS和RTS信號管理、支持IrDA SIR ENDEC傳輸編解碼、兼容ISO7816的智能卡并提供LIN主/從功能。所有USART接口都能使用DMA操作，極大地提升效率。