FPGA Verilog HDL實現(xiàn)AD轉換，代碼超詳細！

時間：2024-06-11 14:45:04

關鍵字： FPGA AD Verilog

手機看文章

掃描二維碼
隨時隨地手機看文章

[導讀]一直以來，AD轉換都是大家的關注焦點之一。因此針對大家的興趣點所在，小編將為大家?guī)鞦PGA Verilog HDL實現(xiàn)AD轉換的實例設計的相關介紹，詳細內容請看下文。

一直以來，AD轉換都是大家的關注焦點之一。因此針對大家的興趣點所在，小編將為大家?guī)?a href="/tags/FPGA" target="_blank">FPGA Verilog HDL實現(xiàn)AD轉換的實例設計的相關介紹，詳細內容請看下文。

一、AD轉換原理

AD轉換的基本原理包括取樣定理、量化和編碼、以及取樣-保持電路。

1、取樣定理：為了保證能從取樣信號恢復原來的被取樣信號，必須滿足取樣頻率大于等于2倍的輸入模擬信號的最高頻率分量的頻率。這是因為轉換是在取樣后的保持時間內完成的，所以轉換結果所對應的模擬電壓是每次取樣結束時的值。

2、量化和編碼：數(shù)字信號在時間上是離散的，數(shù)值的大小變化也是不連續(xù)的。A/D轉換時，必須將取樣電壓表示為某個規(guī)定的最小單位的整倍數(shù)，這個過程稱為量化。所取的最小數(shù)量單位是量化單位。數(shù)字信號的最低有效位(LSB)的1所表示的數(shù)量大小就等于量化單位。將量化的結果用代碼（二進制等）表示出來稱為編碼。量化誤差是量化過程中引入的誤差。

3、取樣-保持電路：在取樣過程中，電容上的電壓達到穩(wěn)態(tài)值所需要的時間稱為獲取時間。保持階段輸出電壓的下降率△V0/△T是衡量取樣-保持電路的重要指標。

此外，AD轉換器的工作過程還包括采樣、保持、量化、編碼、輸出等幾個環(huán)節(jié)。按照其變換原理可以分為逐次比較式、并行式A/D轉換器、子區(qū)式A/D轉換器、∑-?AD轉換器等。逐次比較式ADC采用了四舍五入的量化方式，其優(yōu)點是轉換原理直觀、電路簡單、成本低、轉換精度較高，適用于高精度、中速以下的場合。并行式A/D轉換器模擬信號同時輸入到帶鎖存的比較器中，每個比較器的參考電壓都比下一個的參考電壓高出一個LSB所代表的電壓值，輸出結果送往譯碼邏輯處理，輸出最終的二進制結果。子區(qū)式A/D轉換器用第一片并行式A/D轉換器數(shù)字化輸出高四位，將這四位送至D/A轉換器進行模數(shù)變換，輸入的模擬信號與D/A的輸出信號相減，差值送給第二片并行式A/D轉換器。兩片A/D轉換器的輸出合并在一起，構成了8位的A/D輸出。∑-?AD轉換器是一種過采樣量化器，利用過采樣、噪聲整形、數(shù)字濾波等手段來提高數(shù)字化性能，適用于通信信號對靈敏度、動態(tài)范圍要求高的情況。

二、FPGA Verilog HDL系列實例—AD轉換

（一）ADC0809

ADC0809 8通道8位a/d轉換器,ADC0809是帶有8位A/D轉換器、8路多路開關以及微處理機兼容的控制邏輯的CMOS組件。它是逐次逼近式A/D轉換器，可以和單片機直接接口。ADC0809由一個8路模擬開關、一個地址鎖存與譯碼器、一個A/D轉換器和一個三態(tài)輸出鎖存器組成。多路開關可選通8個模擬通道，允許8路模擬量分時輸入，共用A/D轉換器進行轉換。三態(tài)輸出鎖器用于鎖存A/D轉換完的數(shù)字量，當OE端為高電平時，才可以從三態(tài)輸出鎖存器取走轉換完的數(shù)據(jù)。如圖3.1所示。