一直以來，模擬IC設計都是大家的關注焦點之一。因此針對大家的興趣點所在，小編將為大家?guī)鞳P單位增益帶寬計算的相關介紹，詳細內(nèi)容請看下文。

一、模擬IC設計

模擬IC設計生命周期可長達10年。數(shù)字IC強調的是運算速度與成本比，數(shù)字IC設計的目標是在盡量低的成本下達到目標運算速度。設計者必須不斷采用更高效率的算法來處理數(shù)字信號，或者利用新工藝提高集成度降低成本。因此數(shù)字IC的生命周期很短，大約為1年-2年。

模擬IC強調的是高信噪比、低失真、低耗電、高可靠性和穩(wěn)定性。產(chǎn)品一旦達到設計目標就具備長久的生命力，生命周期長達10年以上的模擬IC產(chǎn)品也不在少數(shù)。如音頻運算放大器NE5532，自上世紀70年代末推出直到現(xiàn)在還是最常用的音頻放大IC之一，幾乎50%的多媒體音箱都采用了NE5532，其生命周期超過25年。因為生命周期長，所以模擬IC的價格通常偏低。

二、模擬IC設計之如何計算OP單位增益帶寬

在實際的建立過程中, 運放由于有限的帶寬, 建立速度不可能無限大, 因此就存在建立誤差。只有保證運放的閉環(huán)帶寬足夠大, 才能保證 MDAC 的建立精度滿足系統(tǒng)要求。

假設運放閉環(huán)的時間常數(shù)為τ，MDAC 的反饋系數(shù)為β 。閉環(huán)系統(tǒng)的輸出表達式為：

公式（1）

為了便于計算和分析, 可以將放大相的 MDAC 閉環(huán)電路近似為單極點系統(tǒng)。線性建立情況下時間常數(shù)和運放 GBW 的關系為：

公式（2）

上式中，ω-3dB表示閉環(huán)系統(tǒng)的-3dB帶寬，ωu表示運放的單位增益帶寬。

建立誤差為：

公式（3）

接下來我們將這個誤差量折算到ADC的最前端，折算的方法是將該誤差除以前向增益。根據(jù)前文的ADC架構圖，設當前級為第i個流水級（i=1~M），折算到輸入端的誤差為：

公式（4）

建立誤差最大值應該小于系統(tǒng)整體分辨率的1/2。則有：

公式（5）

公式（6）

t為分配給MDAC的輸出建立時間。若FCLK表示時鐘頻率，則可用表示分配的建立時間的大小，帶入上式：

公式（7）

若α=1/2，則表示MDAC的輸出需在時鐘一半周期以內(nèi)完成建立。式(7)表明, 系統(tǒng)采樣頻率越高, 對運放的帶寬要求也越高, 對于多位的 MDAC, β越小, 那么也要求更大的帶寬。而更大的帶寬，往往意味著更大的功耗，因此高速應用的 ADC 和多位結構的流水線級意味著更高的功耗。

根據(jù)公式7，對一個9bitADC嘗試計算，計算結果如下表所示：

經(jīng)由小編的介紹，不知道你對模擬IC設計是否充滿了興趣？如果你想對它有更多的了解，不妨嘗試在我們的網(wǎng)站里進行搜索哦。