本文中，小編將對數(shù)模轉(zhuǎn)換器予以介紹，如果你想對它的詳細(xì)情況有所認(rèn)識，或者想要增進(jìn)對它的了解程度，不妨請看以下內(nèi)容哦。

一、數(shù)模轉(zhuǎn)換器建立時(shí)間

DAC的建立時(shí)間與運(yùn)算放大器建立時(shí)間有著驚人的相似之處。另外，主要的區(qū)別在于DAC建立時(shí)間還包含停滯時(shí)間分量。停滯時(shí)間是DAC鎖存或更新輸出所用的時(shí)間。鎖存行為通常由數(shù)字信號的下降沿（稱為LDAC）觸發(fā)。LDAC與DAC輸出的交互情況如下圖所示，該圖摘自DAC8568說明書。

如果出現(xiàn)非常大的輸入步進(jìn)，DAC將進(jìn)入擺動(dòng)區(qū)域，這在上面的兩幅圖中均有顯示。在擺動(dòng)區(qū)域內(nèi)，DAC的前進(jìn)會(huì)受到壓擺率參數(shù)的限制。如果DAC確實(shí)需要擺動(dòng)，那么建立時(shí)間的下一個(gè)階段將處于過載恢復(fù)狀態(tài)，緊接著是達(dá)到指定誤差頻帶所需的線性建立時(shí)間。對于DAC來說，誤差頻帶通常指定在1LSB以內(nèi)。

產(chǎn)品說明書中針對較大步長給出了建立時(shí)間參數(shù)。例如，DAC8568的指定建立時(shí)間為5us，通常針對的范圍是從?滿量程輸出到?滿量程輸出。

切記，擺動(dòng)時(shí)間占總體建立時(shí)間的絕大部分，因而如果您的輸出步長小于說明書中規(guī)定的建立時(shí)間規(guī)范，那么系統(tǒng)建立所用的時(shí)間就會(huì)變短。在大部分高精度應(yīng)用中，建立時(shí)間是DAC的有效更新速率。

二、為什么數(shù)模轉(zhuǎn)換器需要緩沖

數(shù)模轉(zhuǎn)換器 (DAC) 的模擬輸出可以是電壓輸出，也可以是電流輸出。輸出阻抗是任何輸出類型的重要參數(shù)之一。對于電壓模式輸出，一般會(huì)應(yīng)用二進(jìn)制加權(quán)電阻網(wǎng)絡(luò)進(jìn)行數(shù)模轉(zhuǎn)換。

圖1.電壓模式二進(jìn)制加權(quán)電阻DAC轉(zhuǎn)換結(jié)構(gòu)

如果沒有緩沖，輸出通常為高阻抗，這會(huì)導(dǎo)致對任何負(fù)載出現(xiàn)輸出電壓誤差，這時(shí)可以通過添加“緩沖器”(運(yùn)算放大器)來降低阻抗。

圖2.DAC輸出緩沖

電流輸出DAC具有代碼相關(guān)的輸出阻抗，因此其輸出必須在負(fù)載之前驅(qū)動(dòng)虛擬接地運(yùn)算放大器，以保持輸出線性度。以亞德諾半導(dǎo)體(Analog Devices)的AD5545 為例

電流輸出IOUT連接到運(yùn)算放大器反相輸入，因此運(yùn)算放大器充當(dāng)I-V轉(zhuǎn)換器。

這樣一來，VOUT僅會(huì)參考VREF值，因而提高了DAC的輸出穩(wěn)定性。

圖3.電流模式二進(jìn)制加權(quán)電阻DAC轉(zhuǎn)換結(jié)構(gòu)

“緩沖”DAC表示輸出經(jīng)過了緩沖(規(guī)格書上會(huì)予以注明)，因此輸出阻抗會(huì)很低。如果DAC未經(jīng)過緩沖，則規(guī)格書中的相關(guān)參數(shù)將指定為“未加載”。

此外，廠商還向市場提供“無緩沖DAC”。這樣做的好處是，設(shè)計(jì)者可以選擇適合其應(yīng)用的放大器，例如更高的電流驅(qū)動(dòng)、更大的電源范圍或更多的帶寬、放大器等，因而提高了設(shè)計(jì)的自由度。

最后，小編誠心感謝大家的閱讀。你們的每一次閱讀，對小編來說都是莫大的鼓勵(lì)和鼓舞。希望大家對數(shù)模轉(zhuǎn)換器已經(jīng)具備了初步的認(rèn)識，最后的最后，祝大家有個(gè)精彩的一天。