由于設(shè)計(jì)者可以選擇許多類似數(shù)字轉(zhuǎn)換器,在選擇過(guò)程中需要考慮的一個(gè)重要參數(shù)是包括的數(shù)字?jǐn)?shù)據(jù)輸出類型。目前,高速轉(zhuǎn)換器使用的三種最常見的數(shù)字輸出類型是互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)、低壓微分信號(hào)(LVDS)和電流模式邏輯(CML)。

在ADCS中使用的每一個(gè)數(shù)字輸出類型都有其優(yōu)缺點(diǎn),設(shè)計(jì)者在其特定的應(yīng)用中應(yīng)該考慮這些優(yōu)缺點(diǎn)。這些因素取決于ADC的采樣率和分辨率、輸出數(shù)據(jù)率、系統(tǒng)設(shè)計(jì)的功率要求等。

本文將討論每種輸出類型的電氣規(guī)格,以及使每種類型適合其特定應(yīng)用的原因。這些不同類型的輸出將在物理實(shí)現(xiàn)、效率和最適合每種類型的應(yīng)用程序方面進(jìn)行比較。

數(shù)字輸出驅(qū)動(dòng)器

在抽樣率低于200MSP(特大粒子/秒)的ADCS中,通常發(fā)現(xiàn)數(shù)字輸出是CMOS。一個(gè)典型的CMOS驅(qū)動(dòng)器由兩個(gè)晶體管組成-一個(gè)NMOS和一個(gè)PMO-連接在電源之間(V 數(shù)據(jù)交換 )及地面情況見 圖1a .這一結(jié)構(gòu)導(dǎo)致了輸出的倒置,因此作為一種替代,背靠背結(jié)構(gòu)在 圖1b 可以使用,以避免倒置輸出.

CMOS輸出驅(qū)動(dòng)器的輸入是高阻抗,而輸出是低阻抗。在輸入驅(qū)動(dòng)器時(shí),兩個(gè)CMOS晶體管的閘門阻抗相當(dāng)高,因?yàn)殚l門是通過(guò)閘門氧化物從任何導(dǎo)電材料中分離出來(lái)的。輸入端的障礙可以是從kpp到mdp。

在驅(qū)動(dòng)器輸出時(shí),阻抗受漏流控制,我 D 它是典型的小型的。在這種情況下,阻抗通常小于幾百歐姆。CMOS搖擺的電壓水平 數(shù)據(jù)交換 可能相當(dāng)大,取決于V的大小 數(shù)據(jù)交換 .

圖1:典型的CMOS數(shù)字輸出驅(qū)動(dòng)程序:

左倒輸出;右逆輸出

由于輸入阻抗較高,輸出阻抗較低,CMOS的一個(gè)優(yōu)點(diǎn)是一個(gè)輸出通常能夠驅(qū)動(dòng)多個(gè)CMOS輸入。

CMOS的另一個(gè)優(yōu)點(diǎn)是低靜態(tài)電流。唯一有顯著電流流的實(shí)例是在CMOS驅(qū)動(dòng)程序上的開關(guān)事件期間。當(dāng)駕駛員處于低狀態(tài)(拉到地面)或高狀態(tài)(拉到V)時(shí) (d) ,通過(guò)驅(qū)動(dòng)器的電流很少。然而,當(dāng)驅(qū)動(dòng)器從低狀態(tài)轉(zhuǎn)向高狀態(tài)或從高狀態(tài)轉(zhuǎn)向低狀態(tài)時(shí),就會(huì)出現(xiàn)從V到V的低阻力路徑。 數(shù)據(jù)交換 去地面。這種瞬態(tài)電流是其他技術(shù)在轉(zhuǎn)換器速度超過(guò)200MSP時(shí)用于輸出驅(qū)動(dòng)程序的主要原因之一。

另一個(gè)原因是轉(zhuǎn)換器的每一位都需要一個(gè)CMOS驅(qū)動(dòng)程序。如果轉(zhuǎn)換器有14位,則需要14個(gè)CMOS輸出驅(qū)動(dòng)程序來(lái)傳輸其中的每個(gè)位。通常,一個(gè)以上的轉(zhuǎn)換器放在一個(gè)給定的包和多達(dá)八個(gè)轉(zhuǎn)換器在一個(gè)單獨(dú)的包是常見的。

當(dāng)使用CMOS技術(shù)時(shí),這可能意味著只有數(shù)據(jù)輸出需要112個(gè)輸出銷。從包裝的角度看,這不僅會(huì)使人望而卻步,而且還會(huì)造成高耗電量,增加板布局的復(fù)雜性。為了解決這些問(wèn)題,引入了一個(gè)使用LVDS的接口。

數(shù)字輸出驅(qū)動(dòng)程序

與CMOS技術(shù)相比,LVDS提供了一些很好的優(yōu)勢(shì)。它使用大約350mv的低壓信號(hào),是差動(dòng)的,而不是單端的。低電壓擺動(dòng)具有更快的開關(guān)時(shí)間和減少EMI關(guān)注。

由于差異性,共有模式的排斥也有好處。這意味著與信號(hào)耦合的噪聲通常在兩個(gè)信號(hào)路徑上都很常見,而且大多被差動(dòng)接收器取消。

LVDS中的阻抗需要得到更嚴(yán)格的控制。在LVDS中,負(fù)載阻力大約需要100 通常由LVDS接收機(jī)上的一個(gè)平行終止電阻器實(shí)現(xiàn)。 .此外,LVDS信號(hào)需要使用有控制的阻阻傳輸線路來(lái)路由。單端阻抗要求為50 差速阻抗保持在100。 圖2 顯示典型的LVDS輸出驅(qū)動(dòng)程序。

圖2:典型的LVDS輸出驅(qū)動(dòng)程序

如圖2所示,LVDS輸出驅(qū)動(dòng)器的拓?fù)浣Y(jié)構(gòu)顯示,電路操作導(dǎo)致輸出電源上的一個(gè)固定的直流負(fù)載電流。這樣可以避免在輸出邏輯狀態(tài)轉(zhuǎn)換時(shí)在典型CMOS輸出驅(qū)動(dòng)程序中看到的電流峰值。電路中的標(biāo)稱電流源/接收器設(shè)置為3.5mA,這就導(dǎo)致典型的輸出電壓擺動(dòng)為350mV,帶有100 ? 終止電阻。該電路的共同模式級(jí)別通常設(shè)置為1.2V,與3.3V、2.5V和1.8V電源電壓兼容。