有源器件需要電源(能量)才能實(shí)現(xiàn)其特定的功能，比如運(yùn)算放大器在有輸入信號(hào)的前提下，如果不提供電源，運(yùn)算放大器無(wú)法實(shí)現(xiàn)其放大功能。

無(wú)源器件在工作時(shí)，不需要外加電源，只要輸入信號(hào)就能正常工作，比如在信號(hào)線上串聯(lián)33Ω的電阻，無(wú)論是否提供電源，只要有信號(hào)經(jīng)過(guò)，電阻就能實(shí)現(xiàn)限流的作用。

通常定義流入器件的電流為正，流出器件的電流為負(fù)。 器件輸入端有電流流進(jìn)時(shí)，稱為吸電流，屬于被動(dòng);器件輸出端有電流流出時(shí)，稱為拉電流，屬于主動(dòng);器件輸出端有電流流入時(shí)，稱為灌電流，屬于被動(dòng)。

拉電阻作用

一般作單鍵觸發(fā)使用時(shí)，如果IC本身沒(méi)有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。

數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場(chǎng)合不希望出現(xiàn)高阻狀態(tài)，可以通過(guò)上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而定。

一般說(shuō)的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類似與一個(gè)三極管的C，當(dāng)C接通過(guò)一個(gè)電阻和電源連接在一起的時(shí)候，該電阻成為上C拉電阻，也就是說(shuō)，如果該端口正常時(shí)為高電平，C通過(guò)一個(gè)電阻和地連接在一起的時(shí)候，該電阻稱為下拉電阻，使該端口平時(shí)為低電平，其作用主要是確保某端口常態(tài)時(shí)有確定電平：用法示例：當(dāng)一個(gè)接有上拉電阻的端口設(shè)為輸入狀態(tài)時(shí)，他的常態(tài)就為高電平，用于檢測(cè)低電平的輸入。

上拉電阻是用來(lái)解決總線驅(qū)動(dòng)能力不足時(shí)提供電流的。一般說(shuō)法是拉電流，下拉電阻是用來(lái)吸收電流的，也就是我們通常所說(shuō)的灌電流。

接電阻就是為了防止輸入端懸空。

減弱外部電流對(duì)芯片產(chǎn)生的干擾。

保護(hù)cmos內(nèi)的保護(hù)二極管，一般電流不大于10mA。

通過(guò)上拉或下拉來(lái)增加或減小驅(qū)動(dòng)電流。

改變電平的電位，常用在TTL-CMOS匹配。

在引腳懸空時(shí)有確定的狀態(tài)。

增加高電平輸出時(shí)的驅(qū)動(dòng)能力。

為OC門提供電流。

上拉電阻應(yīng)用原則

當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，若TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V)，這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平值。注：此時(shí)上拉電阻連接的電壓值應(yīng)不低于CMOS電路的最低高電壓，同時(shí)又要考慮TTL電路方電流(如某端口最大輸入或輸出電流)的影響。

OC門電路必須加上拉電阻，才能使用。

為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。

在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。

芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。

提高總線的抗電磁干擾能力，管腳懸空就比較容易接受外界的電磁干擾。

長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

在數(shù)字電路中不用的輸入腳都要接固定電平，通過(guò)1k電阻接高電平或接地。

上拉電阻阻值選擇原則

從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大，電阻大，電流小。

從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小，電阻小，電流大。

對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮以上三點(diǎn)，通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理。

對(duì)上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開(kāi)關(guān)管特性和下級(jí)電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個(gè)因素：

驅(qū)動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅(qū)動(dòng)能力越強(qiáng)，但功耗越大，設(shè)計(jì)是應(yīng)注意兩者之間的均衡。

下級(jí)電路的驅(qū)動(dòng)需求。同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開(kāi)關(guān)管斷開(kāi)，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級(jí)電路提供足夠的電流。

高低電平的設(shè)定。不同電路的高低電平的門檻電平會(huì)有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時(shí)，開(kāi)關(guān)管導(dǎo)通，上拉電阻和開(kāi)關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下。

頻率特性。以上拉電阻為例，上拉電阻和開(kāi)關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成RC延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。

電阻的參數(shù)

關(guān)于電阻的參數(shù)不能一概而定，要看電路其他參數(shù)而定，比如通常用在輸入腳上的上拉電阻如果是為了抬高峰峰值，就要參考該引腳的內(nèi)阻來(lái)定電阻值的。

一般LED的電流有幾個(gè)mA就夠了，最大不超過(guò)20mA，根據(jù)這個(gè)你就應(yīng)該可以算出上拉電阻值來(lái)了，當(dāng)然實(shí)際還是有出入的。

1. 上、下拉電阻的定義

上拉電阻的作用是將一個(gè)信號(hào)通過(guò)電阻連接到電源(Vcc)，而下拉電阻則是將信號(hào)通過(guò)電阻接地(GND)。

2. 強(qiáng)上拉與弱上拉

強(qiáng)上拉和弱上拉的主要區(qū)別在于上拉電阻的阻值大小。例如，50Ω的電阻通常被視為強(qiáng)上拉，而100kΩ的電阻則被視為弱上拉。同樣，下拉電阻也有類似的情況。值得注意的是，強(qiáng)拉電阻的極限情況是0Ω電阻，這意味著信號(hào)線將直接與電源或地相連。

3. 上、下拉電阻的作用

上下拉電阻在多個(gè)領(lǐng)域中發(fā)揮著重要作用。它們能夠維持芯片輸入管腳的穩(wěn)定狀態(tài)，避免高阻狀態(tài)可能引發(fā)的問(wèn)題。此外，在三極管實(shí)現(xiàn)電平轉(zhuǎn)換電路中，上下拉電阻也扮演著外圍電路的重要角色。通過(guò)合理選擇和使用上下拉電阻，可以確保電路的穩(wěn)定性和可靠性。

三極管電平轉(zhuǎn)換電路詳解

在三極管電平轉(zhuǎn)換電路中，當(dāng)輸入信號(hào)為3.3V電壓時(shí)，三極管的BE電路可視為一個(gè)二極管。但與簡(jiǎn)單的二極管不同，實(shí)際應(yīng)用中我們會(huì)在其兩端串聯(lián)一個(gè)電阻R1，以實(shí)現(xiàn)對(duì)電流的精確控制。R1作為輸入限流電阻，其作用至關(guān)重要。由于三極管是一種電流控制元件，在放大或飽和狀態(tài)下，Ube的電壓保持為0.6V?；谶@一特性，我們可以根據(jù)輸入電壓U來(lái)計(jì)算基極Ib的電流，公式為Ib=(U-0.6)/R1。若忽略限流電阻R1，一旦輸入電壓超過(guò)0.6V，基極電流將急劇上升，可能導(dǎo)致三極管的燒毀。因此，必須根據(jù)具體的輸入電壓和三極管特性來(lái)合理選擇和計(jì)算限流電阻R1的值。

在三極管電平轉(zhuǎn)換電路中，當(dāng)三極管處于放大狀態(tài)時(shí)，其集電極電流Ic的大小與基極電流Ib之間存在一個(gè)固定的比例關(guān)系。這個(gè)比例關(guān)系是三極管的一個(gè)固有特性，通常用β來(lái)表示，即Ic=βIb。這個(gè)特性使得我們可以通過(guò)控制基極電流Ib來(lái)精確地調(diào)節(jié)集電極電流Ic的大小。

倍)。輸出電壓Vout的計(jì)算公式為Vout=Vcc-IcR2。由此可知，在Vcc確定的情況下，如上圖所示的12V電源，Vout在Ic為0時(shí)達(dá)到最大值12V，即等于Vcc。然而，對(duì)于數(shù)字電路而言，我們需要Vout接近0V，以實(shí)現(xiàn)低電平的效果。通過(guò)選擇合適的R2值，例如1KΩ，我們可以輕松計(jì)算出使三極管達(dá)到飽和狀態(tài)所需的Ic值。

三極管的導(dǎo)流能力是有限的，假設(shè)我們選定的三極管集電極的額定電流為500mA，那么Ic的最大值就是500mA。因此，在選擇R2時(shí)，必須確保其值不會(huì)導(dǎo)致Ic過(guò)大，從而避免三極管因過(guò)流而燒毀。從公式中我們可以觀察到，集電極電阻的增大將更容易使三極管進(jìn)入飽和狀態(tài)。在飽和區(qū)內(nèi)，兩個(gè)PN結(jié)都處于正偏狀態(tài)，此時(shí)Ic不再受Ib的控制，因?yàn)閂out已經(jīng)接近地電平GND，無(wú)法產(chǎn)生負(fù)電壓。

若輸入電壓為3.3V，并且我們希望在設(shè)計(jì)時(shí)三極管能處于飽和狀態(tài)，那么Ic的值應(yīng)達(dá)到12mA。由此，我們可以推算出Ib的最小值應(yīng)為Ic(飽和)/β，其中β為三極管的電流放大系數(shù)。

若要求三極管在輸入3.3V時(shí)達(dá)到飽和狀態(tài)，并且我們需要考慮三極管的放大系數(shù)，那么可以推算出基極限流電阻R1(max)的值為(3.3V-0.6V)/Ib(min)=11.25kΩ。其中，Ib(min)是基極電流的最小值，它可以通過(guò)Ic(飽和)/β來(lái)計(jì)算，其中β為三極管的電流放大系數(shù)。

在考慮三極管的飽和狀態(tài)和放大系數(shù)時(shí)，我們需要注意電阻、Vcc電壓的離散性、精度以及波動(dòng)等因素，以確保選擇適當(dāng)?shù)幕鶚O限流電阻R1。同時(shí)，R1的阻值也不能過(guò)小，必須考慮到基極電流的額定值。此外，為了功耗和節(jié)能的考慮，R1和R2的阻值都不宜過(guò)小。

對(duì)于OC(集電極開(kāi)路)和OD(漏極開(kāi)路)電路，上拉電阻起著至關(guān)重要的作用。它為這些集電極開(kāi)路輸出型電路提供了必要的輸出電流通道。在某些情況下，芯片的輸出管腳可能未繼承上拉電阻到Vcc，這就需要我們?cè)谠O(shè)計(jì)中加以考慮。

此外，總線I/O接口上的上拉和下拉電阻也是不可或缺的。這些接口本質(zhì)上是OC或OD接口，如I2C總線就采用了典型的OD輸出結(jié)構(gòu)。通過(guò)增加上拉電阻，我們可以提高驅(qū)動(dòng)能力，實(shí)現(xiàn)電平標(biāo)準(zhǔn)的匹配，并增強(qiáng)電路的抗干擾能力。

在長(zhǎng)線傳輸中，電阻的不匹配可能導(dǎo)致反射波干擾。通過(guò)合理選擇上拉和下拉電阻的阻值，我們可以有效地抑制這種干擾，提高總線的抗電磁干擾能力。同時(shí)，管腳懸空時(shí)容易受到外界電磁干擾的影響，因此上拉和下拉電阻的合理配置也是非常重要的。

上來(lái)下拉電阻阻值的選擇

1、功耗?？紤]功耗的情況下電阻的阻值就不能特別大。

2、反應(yīng)時(shí)間。因?yàn)殡娮柙酱?，部分電路中反饋給MCU的時(shí)間就越久

3、驅(qū)動(dòng)能力。例如部分上拉電阻會(huì)給芯片傳感器來(lái)補(bǔ)償一定的電流，所以電阻不能太大

常見(jiàn)的阻值4.7k-10k

最后，我們還需要明確吸電流、拉電流和灌電流的定義。拉電流是指主動(dòng)輸出電流，即從輸出口輸出的電流。

灌電流：這是指被動(dòng)輸入電流，即從輸出端口流入的電流。

吸電流：則是指主動(dòng)吸入電流，也就是從輸入端口流入的電流。