亮點(diǎn):

? 解決方案集成： 將經(jīng)過(guò)硅驗(yàn)證的 Magillem 5 和 Semifore CSRCompiler 產(chǎn)品集成到下一代 “單一數(shù)據(jù)源”軟件產(chǎn)品中，用于寄存器管理和軟硬件接口自動(dòng)化。

? 適用于各種設(shè)計(jì)：執(zhí)行效率最高提升3倍，可擴(kuò)展性提升5倍，從簡(jiǎn)單的IoT設(shè)備到最先進(jìn)的復(fù)雜 AI SoC 的各類 SoC 和 FPGA 設(shè)計(jì)均可適用。

? 廣泛的標(biāo)準(zhǔn)支持：在現(xiàn)有 IEEE 1685-2009 (IP-XACT) 標(biāo)準(zhǔn)支持的基礎(chǔ)上，新增對(duì) 2014 和 2022 版本的支持，同時(shí)支持 Accellera SystemRDL 標(biāo)準(zhǔn)的 SystemRDL 2.0 版本，以實(shí)現(xiàn)更好的軟硬件集成。

加利福尼亞州坎貝爾，2025年2月25日 - 致力于加速系統(tǒng)級(jí)芯片 (SoC) 開(kāi)發(fā)的領(lǐng)先系統(tǒng) IP 提供商 Arteris 公司(納斯達(dá)克股票代碼：AIP)今天宣布，正式推出用于SoC集成自動(dòng)化的最新一代Magillem Registers技術(shù)。該產(chǎn)品使設(shè)計(jì)團(tuán)隊(duì)能夠?qū)崿F(xiàn)軟硬件集成流程的自動(dòng)化，與公司自主研發(fā)的解決方案相比，可將開(kāi)發(fā)時(shí)間縮短 35%，并能幫助設(shè)計(jì)團(tuán)隊(duì)?wèi)?yīng)對(duì)設(shè)計(jì)復(fù)雜性的挑戰(zhàn)，釋放資源以推動(dòng)新的創(chuàng)新。

Magillem Registers 是一款全面的寄存器設(shè)計(jì)和管理產(chǎn)品，能夠精確地自動(dòng)化軟硬件接口(HSI)，從而快速開(kāi)發(fā)從IoT設(shè)備到復(fù)雜的AI數(shù)據(jù)中心的多芯片系統(tǒng)級(jí)芯片(multi-die SoC)的芯片和芯粒。該產(chǎn)品可幫助芯片架構(gòu)師、硬件設(shè)計(jì)師、固件工程師、驗(yàn)證團(tuán)隊(duì)和文檔團(tuán)隊(duì)克服復(fù)雜性，滿足實(shí)時(shí)、高效的跨職能團(tuán)隊(duì)溝通需求。它通過(guò)統(tǒng)一的規(guī)范和編譯流程降低了標(biāo)準(zhǔn)過(guò)時(shí)的風(fēng)險(xiǎn)，從而生成精確的設(shè)計(jì)。

最新版的 Magillem Registers 以經(jīng)過(guò)硅驗(yàn)證的 Magillem 5 和 CSRCompiler 技術(shù)為基礎(chǔ)，旨在通過(guò)提供集成的單一數(shù)據(jù)源基礎(chǔ)架構(gòu)來(lái)規(guī)范、記錄、實(shí)現(xiàn)和驗(yàn)證 SoC 地址映射，從而簡(jiǎn)化和優(yōu)化工作流程。這種方法通過(guò)促進(jìn)高效 IP 重用和確保相關(guān)設(shè)計(jì)團(tuán)隊(duì)的一致性來(lái)提高生產(chǎn)率。憑借超過(guò)1,000 項(xiàng)語(yǔ)義和語(yǔ)法檢查，Magillem Registers可確保高質(zhì)量輸出，驗(yàn)證第三方 IP、內(nèi)部 IP 和整體系統(tǒng)集成，從而顯著降低芯片流片失敗的風(fēng)險(xiǎn)。此外，與手動(dòng)解決方案相比，智能自動(dòng)化功能可將 HSI 開(kāi)發(fā)時(shí)間減少 35%，使開(kāi)發(fā)團(tuán)隊(duì)能夠自信地應(yīng)對(duì)緊迫的項(xiàng)目期限。

最新版的本 Magillem Registers 在性能、容量、標(biāo)準(zhǔn)支持和易用性方面帶來(lái)了顯著提升。與 Magillem 5 相比，它的性能提升高達(dá) 3 倍，可在幾分鐘內(nèi)編譯數(shù)百萬(wàn)個(gè)寄存器，同時(shí)自動(dòng)生成可綜合的寄存器RTL 。它支持的設(shè)計(jì)規(guī)模增加了 5 倍，可以從小型設(shè)計(jì)無(wú)縫擴(kuò)展到包含數(shù)百萬(wàn)個(gè)控制寄存器的超大型多芯片設(shè)計(jì)。

Magillem Registers廣泛支持行業(yè)標(biāo)準(zhǔn)，包括新增對(duì) IEEE 1685-2022 (IP-XACT) 和 SystemRDL 2.0 的支持，同時(shí)兼容之前的版本。這增強(qiáng)了IP的重用性，擴(kuò)大了與第三方 IP 供應(yīng)商的兼容性，優(yōu)化了 SoC 集成。易用性的增強(qiáng)進(jìn)一步提高了團(tuán)隊(duì)的工作效率，提供了一個(gè)快速、高度迭代的設(shè)計(jì)環(huán)境，包括簡(jiǎn)化輸入、直觀的文檔導(dǎo)航、可定制的工作流程等功能，并通過(guò)先進(jìn)的自動(dòng)化消除了重復(fù)性的耗時(shí)且易出錯(cuò)的手動(dòng)任務(wù)。Magillem Registers 以卓越的效率和可擴(kuò)展性滿足了現(xiàn)代設(shè)計(jì)環(huán)境日益增長(zhǎng)的需求。

“由于70%以上的芯片需要版本迭代，對(duì)SoC團(tuán)隊(duì)來(lái)說(shuō)，有效解決軟硬件集成問(wèn)題已經(jīng)是一個(gè)相當(dāng)大的挑戰(zhàn)，特別是隨著AI邏輯注入所帶來(lái)的復(fù)雜性和芯片規(guī)模的增長(zhǎng)?！盇rteris總裁兼首席執(zhí)行官K. Charles Janac表示，“開(kāi)發(fā)AI SoC 和 FPGA 成本高昂又耗時(shí)，因此自動(dòng)化效率對(duì)成本控制至關(guān)重要，我們最新發(fā)布的 Magillem Registers 可確保 SoC 工程生產(chǎn)率最大化，并顯著降低項(xiàng)目風(fēng)險(xiǎn)?！?

Arteris的SoC集成自動(dòng)化產(chǎn)品，包括Magillem Registers，旨在通過(guò)自動(dòng)化應(yīng)對(duì)復(fù)雜性，釋放團(tuán)隊(duì)生產(chǎn)力，加快高質(zhì)量芯粒和SoC設(shè)計(jì)流程。