單片機(jī)中的高阻態(tài)是指某個(gè)引腳既不是高電平也不是低電平，而是處于一種懸浮狀態(tài)?。在這種狀態(tài)下，引腳的電壓不確定，需要外部電路提供確定的電平?。

高阻態(tài)的定義和特性

高阻態(tài)是指電路中的一種狀態(tài)，當(dāng)某個(gè)引腳輸出高阻態(tài)時(shí)，意味著該引腳既不是高電平也不是低電平，而是處于一種懸浮狀態(tài)。在高阻態(tài)下，引腳的電壓不確定，不會(huì)主動(dòng)驅(qū)動(dòng)任何電平，相當(dāng)于在電路中沒有連接?。此外，高阻態(tài)引腳表現(xiàn)為高阻抗，相當(dāng)于一個(gè)非常高的電阻，與電路隔離開來，不會(huì)影響該引腳的狀態(tài)，也不會(huì)有電流流入或流出這個(gè)引腳?。

高阻態(tài)在單片機(jī)中的作用

?防止電平?jīng)_突?：在高阻態(tài)下，單片機(jī)的輸入/輸出端口可以防止電平?jīng)_突。當(dāng)端口處于高阻態(tài)時(shí)，即使其他電路發(fā)生電平?jīng)_突，也不會(huì)對(duì)單片機(jī)產(chǎn)生影響?。

?信號(hào)隔離?：高阻態(tài)引腳能夠感知外部信號(hào)的電壓變化，因此能夠被高電平信號(hào)拉高到邏輯“1”。這個(gè)特性使得高阻態(tài)輸入在許多數(shù)字電路中非常重要，能夠?qū)崿F(xiàn)有效的信號(hào)隔離和穩(wěn)定的狀態(tài)檢測(cè)?2。

?多路復(fù)用器的應(yīng)用?：在高阻態(tài)下，多路復(fù)用器的某個(gè)通道既不傳遞信號(hào)也不接收信號(hào)，而是處于懸浮狀態(tài)。這使得該通道可以用于傳輸其他通道的信號(hào)?。

高阻態(tài)這是一個(gè)數(shù)字電路里常見的術(shù)語，指的是電路的一種輸出狀態(tài)，既不是高電平也不是低電平。

如果高阻態(tài)再輸入下一級(jí)電路的話，對(duì)下級(jí)電路無任何影響，和沒接一樣，如果用萬用表測(cè)的話有可能是高電平也有可能是低電平，隨它后面接的東西定。

相比于五伏輸出，高阻態(tài)的特征是輸出管腳處于三態(tài)，輸出阻抗變得較高，接近于無窮大。這種狀態(tài)通常用于實(shí)現(xiàn)雙向傳輸，即可以接收外部輸入信號(hào)，也可以向外部輸出信號(hào)。高阻態(tài)的優(yōu)點(diǎn)是在輸出狀態(tài)下功耗非常低，可以有效提高系統(tǒng)的功耗效率。

高阻態(tài)特性：

外部輸入不會(huì)影響該引腳狀態(tài)，但可以檢測(cè)信號(hào)：

1、高阻態(tài)引腳表現(xiàn)為高阻抗，相當(dāng)于一個(gè)非常高的電阻，與電路隔離開來。所以，當(dāng)你在高阻態(tài)引腳上加上高電平(比如通過外部拉高信號(hào))，它不會(huì)影響該引腳的狀態(tài)，也不會(huì)有電流流入或流出這個(gè)引腳。

2、盡管引腳處于高阻態(tài)，單片機(jī)仍然可以將其配置為輸入模式。在這種情況下，引腳會(huì)檢測(cè)到高電平，并可以在代碼中讀取這個(gè)高電平信號(hào)。因此，即使引腳在高阻態(tài)，它仍然可以檢測(cè)到外部加上的高電平(或低電平)信號(hào)。

高阻態(tài)的實(shí)質(zhì)

電路分析時(shí)高阻態(tài)可做開路理解，你可以把它看作輸出(輸入)電阻非常大。它的極限可以認(rèn)為懸空，也就是說理論上高阻態(tài)不是懸空，它是對(duì)地或?qū)﹄娫措娮铇O大的狀態(tài)。而實(shí)際應(yīng)用上與引腳的懸空幾乎是一樣的。

高阻態(tài)的意義

當(dāng)門電路的輸出上拉管導(dǎo)通而下拉管截止時(shí)，輸出為高電平，反之就是低電平。如果當(dāng)上拉管和下拉管都截止時(shí)，輸出端就相當(dāng)于浮空(沒有電流流動(dòng))，其電平隨外部電平高低而定，即該門電路放棄對(duì)輸出端電路的控制 。

典型應(yīng)用

在總線連接的結(jié)構(gòu)上?？偩€上掛有多個(gè)設(shè)備，設(shè)備于總線以高阻的形式連接。這樣在設(shè)備不占用總線時(shí)自動(dòng)釋放總線，以方便其他設(shè)備獲得總線的使用權(quán)。

大部分單片機(jī)I/O使用時(shí)都可以設(shè)置為高阻輸入。高阻輸入可以認(rèn)為輸入電阻是無窮大的，認(rèn)為I/O對(duì)前級(jí)影響極小，而且不產(chǎn)生電流(不衰減)，而且在一定程度上也增加了芯片的抗電壓沖擊能力。

高阻態(tài)常用表示方法：高阻態(tài)常用字母 Z 表示。

在一個(gè)系統(tǒng)中或在一個(gè)整體中，我們往往定義了一些參考點(diǎn)，就像我們常常說的海平面，在單片中也是如此，我們無論說是高電平還是低電平都是相對(duì)來說的。明確了這一點(diǎn)對(duì)這一問題可能容易理解。

在單片機(jī)(微控制器)中，高阻態(tài)(High-Z，High Impedance State)是指引腳的電氣特性類似于沒有連接狀態(tài)，即該引腳的電流非常小，幾乎不對(duì)電路產(chǎn)生影響。具體來說，高阻態(tài)具有以下幾個(gè)特點(diǎn)：

高阻態(tài)的特點(diǎn)

輸入狀態(tài)：

引腳不驅(qū)動(dòng)任何電平(高電平或低電平)，相當(dāng)于引腳在電路中沒有連接。此時(shí)，電路中的電流幾乎為零。

無干擾：

高阻態(tài)的引腳不會(huì)對(duì)其他電路產(chǎn)生電氣干擾或影響。它在邏輯上“斷開”了與電路的連接，避免了任何潛在的短路或電氣沖突。

可由外部電路控制：

處于高阻態(tài)的引腳允許外部電路(如外部信號(hào)源或其他電路)對(duì)其進(jìn)行控制或讀取。因?yàn)橐_沒有固定的輸出電平，它能夠接收來自外部電路的輸入信號(hào)。

高阻態(tài)的應(yīng)用

多路復(fù)用(MUX)：

在需要將多個(gè)信號(hào)源連接到同一個(gè)引腳時(shí)，高阻態(tài)非常有用。通過將不需要的信號(hào)源的引腳設(shè)置為高阻態(tài)，可以避免對(duì)選定信號(hào)源的干擾。

總線驅(qū)動(dòng)：

在總線系統(tǒng)中，高阻態(tài)的引腳可以防止多個(gè)設(shè)備同時(shí)驅(qū)動(dòng)總線，從而避免總線上的信號(hào)沖突。只有被選中的設(shè)備會(huì)驅(qū)動(dòng)總線，其他設(shè)備將其引腳設(shè)置為高阻態(tài)。

模擬輸入：

在一些模擬應(yīng)用中，模擬輸入引腳在不需要驅(qū)動(dòng)電流時(shí)可以設(shè)置為高阻態(tài)，以減少對(duì)模擬信號(hào)的影響。

實(shí)際示例

以單片機(jī)的 GPIO(通用輸入輸出)引腳為例，當(dāng)一個(gè)引腳配置為高阻態(tài)時(shí)：

如果該引腳在之前被配置為推挽輸出(驅(qū)動(dòng)高電平或低電平)，將其設(shè)置為高阻態(tài)后，它不再驅(qū)動(dòng)任何電平，相當(dāng)于該引腳的輸出被“斷開”。

如果該引腳在之前被配置為輸入模式，設(shè)置為高阻態(tài)與輸入模式類似，允許外部電路連接到此引腳，并能夠讀取外部信號(hào)。

單片機(jī)IO口的雙向性及其高阻態(tài)解析

單片機(jī)的IO口，即輸入輸出端口，具有雙向性，既能用于輸入也能用于輸出。在推挽輸出模式下，IO口能夠通過內(nèi)部上下MOS管的切換來輸出高低電平。然而，當(dāng)IO口處于高阻態(tài)輸入時(shí)，其內(nèi)部上下MOS管均處于關(guān)閉狀態(tài)，此時(shí)IO口便進(jìn)入高阻態(tài)的輸入模式。那么，究竟什么是高阻態(tài)呢?讓我們通過一張常見的IO內(nèi)部框圖來進(jìn)一步了解。

當(dāng)IO口處于高阻態(tài)時(shí)，我們通常也將其稱為浮空輸入狀態(tài)。在這一狀態(tài)下，IO口的電平呈現(xiàn)不確定性，即它既不固定為高電平也不固定為低電平。為了幫助理解，我們可以想象單片機(jī)在檢測(cè)IO口電平時(shí)，CPU內(nèi)部仿佛接有一個(gè)高內(nèi)阻的電壓表，其內(nèi)阻值假設(shè)為100MΩ(具體示意可參考相關(guān)電路圖)。這個(gè)電壓表的內(nèi)阻，在此情境下，我們可以稱之為該IO口在高阻態(tài)下的輸入電阻。

現(xiàn)在，我們?cè)O(shè)想一個(gè)場(chǎng)景：如果不慎用手觸碰了IO端口，由于人體具有較高的阻值，同時(shí)周圍存在電磁波干擾，手上可能產(chǎn)生微弱的電流。這樣的情況下，電壓表的讀數(shù)會(huì)出現(xiàn)變化，進(jìn)而影響單片機(jī)讀取的電平高低。高阻態(tài)的特性使得輕微的干擾都可能導(dǎo)致讀取的電平發(fā)生波動(dòng)，甚至在沒有觸碰IO口的情況下，每次讀取的結(jié)果也可能截然不同，這主要是因?yàn)橥饨绲碾姶挪ǖ葧?huì)對(duì)IO口造成干擾。當(dāng)IO口輸入端未使用時(shí)，可以通過電阻將其單獨(dú)連接到VDD或VSS。

那么，為什么雙向IO口在輸入時(shí)要求處于高阻態(tài)呢?我們可以通過一個(gè)假設(shè)的輸入設(shè)備來解釋這一現(xiàn)象。該設(shè)備的等效電路如下：其內(nèi)部開關(guān)的切換會(huì)輸出高低電平給單片機(jī)的IO口，而IO口通過引腳內(nèi)部的電壓表可以檢測(cè)出輸入的是高電平還是低電平。但值得注意的是，這種設(shè)備的驅(qū)動(dòng)能力較弱，甚至無法驅(qū)動(dòng)LED。設(shè)備中的100kΩ電阻，可以視為設(shè)備的輸出電阻(或輸出阻抗)。

如果我們采用內(nèi)部上拉的方式來進(jìn)行輸入檢測(cè)，將設(shè)備設(shè)置為輸出低電平，并將其與單片機(jī)的IO口相連，情況會(huì)如何呢?在這種配置下，5V電壓會(huì)經(jīng)過IO口內(nèi)部的10kΩ上拉電阻，流經(jīng)IO口，再經(jīng)過裝置內(nèi)部的100kΩ電阻，并通過開關(guān)接地。根據(jù)分壓原理，IO口所測(cè)得的電壓值約為55V，導(dǎo)致單片機(jī)誤讀為高電平。然而，實(shí)際上，設(shè)備試圖輸出的是低電平來通知單片機(jī)。這種情況下，單片機(jī)的管腳雖作為輸入功能，卻意外地改變了外界裝置的輸出值，仿佛單片機(jī)的IO口也在主動(dòng)輸出信號(hào)。

若我們將單片機(jī)的IO口設(shè)置為高阻態(tài)，并確保無外接上下拉電阻，則其內(nèi)部的兩個(gè)MOS管將處于斷開狀態(tài)，對(duì)外部電路呈現(xiàn)高阻抗。在此狀態(tài)下，裝置輸出的電平能夠被單片機(jī)準(zhǔn)確讀取，這得益于設(shè)備輸出電阻低于單片機(jī)的IO口輸入電阻?；蛟S有人會(huì)設(shè)想，若將設(shè)備中的電阻增至1000MΩ，單片機(jī)可能無法準(zhǔn)確讀取電平。但通常，我們無需考慮如此極端的情形。理想狀態(tài)下，高阻態(tài)的輸入阻抗應(yīng)視為無窮大，這類似于超導(dǎo)體的特性。在實(shí)際應(yīng)用中，導(dǎo)線電阻通常被視為極小，因此高阻態(tài)輸入電阻也被認(rèn)為是無窮大。