電容的旁路作用原理基于其容抗頻率特性和儲能特性，通過為高頻噪聲提供低阻抗通路實現(xiàn)信號分流與電源穩(wěn)定。

?旁路電容的核心原理?，容抗頻率特性?。電容容抗計算公式為 Xc=1/(2πfC)Xc=1/(2πfC)，當高頻信號(如數(shù)字電路開關噪聲)通過時，容抗顯著降低，使噪聲電流直接通過電容流向地線，避免干擾后續(xù)電路。??1??2?瞬態(tài)電流補償?。在集成電路電源引腳處，旁路電容通過快速充放電響應芯片瞬時電流需求，補償電源線寄生電感(ESL)和電阻(ESR)導致的電壓波動，維持供電穩(wěn)定性。

旁路電容，又稱退耦電容，是一種為特定器件提供能量的儲能元件。它巧妙地運用了電容的頻率阻抗特性——在理想情況下，隨著頻率的升高，電容的阻抗會逐漸降低。這一特性使得旁路電容如同一個穩(wěn)定的水塘，能夠確保輸出電壓的平穩(wěn)，從而有效降低負載電壓的波動。

在電路設計中，旁路電容的位置至關重要。為了滿足阻抗要求，它應當盡可能地靠近負載器件的供電電源管腳和地管腳。這樣做的好處是，在繪制PCB時，只有當旁路電容靠近某個元器件時，才能有效地抑制因電壓或其他輸信號過大而導致的地電位抬升和噪聲問題。簡而言之，旁路電容通過將直流電源中的交流分量耦合到電源地中，起到了凈化直流電源的作用。在畫圖時，應確保C1這樣的旁路電容盡量靠近IC1等元器件。

去耦電容，也被稱為電池電容，其作用是濾除輸出信號中的干擾。它類似于電池，通過充放電過程，確保放大后的信號不受電流突變的影響。去耦電容的容量選擇取決于信號的頻率和所需抑制的波紋程度。其核心作用是滿足驅動電路中電流的變化需求，從而有效避免相互間的耦合干擾。

值得注意的是，旁路電容也具有去耦合的特性，尤其是高頻旁路電容。它主要為高頻開關噪聲提供低阻抗的泄放路徑。高頻旁路電容的容量通常較小，如0.1F或0.01F;而去耦合電容的容量則可能較大，達到10F甚至更大，其選擇依據(jù)在于電路中的分布參數(shù)以及驅動電流的變化范圍。

兩者的區(qū)別在于：旁路電容的主要任務是濾除輸入信號中的干擾，而去耦電容則是針對輸出信號的干擾進行濾除，旨在防止這些干擾信號回溯至電源。

?位置布局?：必須靠近芯片電源引腳(通常小于3mm)，以最小化走線寄生電感的影響。??3??5?容量選擇?：0.1μF(104)陶瓷電容用于高頻濾波(自諧振頻率約15MHz)。10μF及以上電解電容補充低頻能量儲備。??5??6?多級濾波?：混合使用不同容值電容覆蓋寬頻段噪聲。采用低ESR/ESL材質(X7R/X5R陶瓷電容)提升高頻性能。??

旁路電容是可將混有高頻電流和低頻電流的交流電中的高頻成分旁路濾掉的電容。 對于同一個電路來說，旁路(bypass)電容是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除，而去耦(decoupling，也稱退耦)電容是把輸出信號的干擾作為濾除對象。

可將混有高頻電流和低頻電流的交流信號中的高頻成分旁路濾掉的電容，稱做“旁路電容”。旁路電容的主要功能是產生一個交流分路，從而消去進入易感區(qū)的那些不需要的能量，即當混有高頻和低頻的信號經過放大器被放大時，要求通過某一級時只允許低頻信號輸入到下一級，而不需要高頻信號進入，則在該級的輸入端加一個適當大小的接地電容，使較高頻率的信號很容易通過此電容被旁路掉(這是因為電容對高頻阻抗小)，而低頻信號由于電容對它的阻抗較大而被輸送到下一級放大。對于同一個電路來說，旁路(bypass)電容是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除，而去耦(decoupling，也稱退耦)電容是把輸出信號的干擾作為濾除對象 [1]。

用于濾除電路中交流成分的電容器旁路電容器是電子電路中的核心元件，通過提供低阻抗通路實現(xiàn)高頻信號分流與噪聲抑制。其物理原理基于電容容抗特性(Xc=1/2πfC)，可動態(tài)補償電流突變引發(fā)的電壓波動，保障電源穩(wěn)定性。在工程應用中，，既用于消除數(shù)字電路紋波干擾 [1] [3]，也參與高壓設備諧振測試系統(tǒng)的構建?，F(xiàn)代技術發(fā)展推動其從低頻電路中的輔助元件，演變?yōu)楦咚贁?shù)字系統(tǒng)不可或缺的噪聲抑制部件 [1]。

關于濾波、去耦、旁路電容作用及其原理

從電路來說，總是存在驅動的源和被驅動的負載。如果負載電容比較大，驅動電路要把電容充電、放電，才能完成信號的跳變，在上升沿比較陡峭的時候，電流比較大，這樣驅動的電流就會吸收很大的電源電流，由于電路中的電感，電阻(特別是芯片管腳上的電感，會產生反彈)，這種電流相對于正常情況來說實際上就是一種噪聲，會影響前級的正常工作。這就是耦合。

去藕電容就是起到一個電池的作用，滿足驅動電路電流的變化，避免相互間的耦合干擾。

旁路電容實際也是去藕合的，只是旁路電容一般是指高頻旁路，也就是給高頻的開關噪聲提高一條低阻抗泄防途徑。高頻旁路電容一般比較小，根據(jù)諧振頻率一般是0.1u，0.01u等，而去耦合電容一般比較大，是10u或者更大，依據(jù)電路中分布參數(shù)，以及驅動電流的變化大小來確定。

去耦和旁路都可以看作濾波。去耦電容相當于電池，避免由于電流的突變而使電壓下降，相當于濾紋波。具體容值可以根據(jù)電流的大小、期望的紋波大小、作用時間的大小來計算。去耦電容一般都很大，對更高頻率的噪聲，基本無效。旁路電容就是針對高頻來的，也就是利用了電容的頻率阻抗特性。電容一般都可以看成一個RLC串聯(lián)模型。在某個頻率，會發(fā)生諧振，此時電容的阻抗就等于其ESR。如果看電容的頻率阻抗曲線圖，就會發(fā)現(xiàn)一般都是一個V形的曲線。具體曲線與電容的介質有關，所以選擇旁路電容還要考慮電容的介質，一個比較保險的方法就是多并幾個電容。

去耦電容在集成電路電源和地之間的有兩個作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的并行共振頻率大約在7MHz左右，也就是說，對于10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。

1μF、10μF的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用并不嚴格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。

退耦原理：(去耦即退耦)，高手和前輩們總是告訴我們這樣的經驗法則：“在電路板的電源接入端放置一個1～10μF的電容，濾除低頻噪聲;在電路板上每個器件的電源與地線之間放置一個0.01～0.1μF的電容，濾除高頻噪聲?！痹跁昀锬軌虻玫降拇蠖鄶?shù)的高速PCB設計、高速數(shù)字電路設計的經典教程中也不厭其煩的引用該首選法則(老外俗稱Rule of Thumb)。但是為什么要這樣使用呢?

什么是旁路?旁路(Bypass)，是指給信號中的某些有害部分提供一條低阻抗的通路。電源中高頻干擾是典型的無用成分，需要將其在進入目標芯片之前提前干掉，一般我們采用電容到達該目的。用于該目的的電容就是所謂的旁路電容(Bypass Capacitor),它利用了電容的頻率阻抗特性(理想電容的頻率特性隨頻率的升高，阻抗降低，這個地球人都知道)，可以看出旁路電容主要針對高頻干擾(高是相對的，一般認為20MHz以上為高頻干擾，20MHz以下為低頻紋波)。

什么是退耦?退耦(Decouple)， 最早用于多級電路中，為保證前后級間傳遞信號而不互相影響各級靜態(tài)工作點的而采取的措施。在電源中退耦表示，當芯片內部進行開關動作或輸出發(fā)生變化時，需 要瞬時從電源在線抽取較大電流，該瞬時的大電流可能導致電源在線電壓的降低，從而引起對自身和其他器件的干擾。為了減少這種干擾，需要在芯片附近設置一個 儲電的“小水池”以提供這種瞬時的大電流能力。

在電源電路中，旁路和退耦都是為了減少電源噪聲。旁路主要是為了減少電源上的噪聲對器件本身的干擾(自我保護);退耦是為了減少器件產生的噪聲對電源的干擾(家丑不外揚)。有人說退耦是針對低頻、旁路是針對高頻，我認為這樣說是不準確的，高速芯片內部開關操作可能高達上GHz，由此引起對電源線的干擾明顯已經不屬于低頻的范圍，為此目的的退耦電容同樣需要有很好的高頻特性。本文以下討論中并不刻意區(qū)分退耦和旁路，認為都是為了濾除噪聲，而不管該噪聲的來源。

簡單說明了旁路和退耦之后，我們來看看芯片工作時是怎樣在電源線上產生干擾的。我們建立一個簡單的IO Buffer模型，輸出采用圖騰柱IO驅動電路，由兩個互補MOS管組成的輸出級驅動一個帶有串聯(lián)源端匹配電阻的傳輸線(傳輸線阻抗為Z0)。

設電源引腳和地引腳的封裝電感和引線電感之和分別為：Lv和Lg。兩個互補的MOS管(接地的NMOS和接電源的PMOS)簡單作為開關使用。假設初始時刻傳輸在線各點的電壓和電流均為零，在某一時刻器件將驅動傳輸線為高電平，這時候器件就需要從電源管腳吸收電流。在時間T1，使PMOS管導通，電流從PCB板上的VCC流入，流經封裝電感Lv，跨越PMOS管，串聯(lián)終端電阻，然后流入傳輸線，輸出電流幅度為VCC/(2×Z0)。電流在傳輸線網絡上持續(xù)一個完整的返回(Round-Trip)時間，在時間T2結束。之后整個傳輸線處于電荷充滿狀態(tài)，不需要額外流入電流來維持。當電流瞬間涌過封裝電感Lv時，將在芯片內部的電源提供點產生電壓被拉低的擾動。該擾動在電源中被稱之為同步開關噪聲(SSN，Simultaneous Switching Noise;SSO，Simultaneous Switching Output Noise)或Delta I噪聲。