THD+N(總諧波失真 + 噪聲)作為衡量 CMOS 單電源放大器信號(hào)保真度的核心指標(biāo)，直接決定了音頻、精密測(cè)量等系統(tǒng)的動(dòng)態(tài)范圍與輸出精度。其數(shù)值反映了輸出信號(hào)中諧波失真與背景噪聲的總能量占基波能量的比例，通常以百分比(如 0.01%)或分貝(如 - 80dB)表示，數(shù)值越低說(shuō)明信號(hào)還原度越高。CMOS 單電源放大器因供電方式獨(dú)特，其 THD+N 性能受電路拓?fù)?、器件特性、電源質(zhì)量等多重因素耦合影響，本文將結(jié)合拓?fù)湓砼c實(shí)測(cè)數(shù)據(jù)展開(kāi)詳細(xì)分析。

一、電路拓?fù)湓O(shè)計(jì)：輸入與輸出級(jí)的核心影響

CMOS 單電源放大器的拓?fù)浣Y(jié)構(gòu)是決定 THD+N 性能的基礎(chǔ)，其中輸入級(jí)與輸出級(jí)的設(shè)計(jì)尤為關(guān)鍵。在輸入級(jí)拓?fù)渲?，互補(bǔ)差動(dòng)輸入級(jí)是常見(jiàn)方案，但存在固有交叉失真問(wèn)題：當(dāng)輸入信號(hào)在負(fù)軌附近時(shí)，PMOS 晶體管導(dǎo)通而 NMOS 關(guān)斷;接近正電源軌時(shí)則相反，而在中間約 400mV 的共模電壓區(qū)域，兩類晶體管同時(shí)導(dǎo)通，導(dǎo)致輸入失調(diào)電壓突變，產(chǎn)生交叉失真。實(shí)測(cè)數(shù)據(jù)顯示，包含該過(guò)渡區(qū)域時(shí)，THD+N 值會(huì)從 0.0006% 飆升至 0.004%，失真度提升近 7 倍。相比之下，采用單差動(dòng)輸入級(jí)加充電泵的拓?fù)?，可有效避免這種交叉失真，更適合非反相緩沖器配置場(chǎng)景。

輸出級(jí)拓?fù)渫瑯雨P(guān)鍵，多數(shù) CMOS 單電源放大器采用 AB 類拓?fù)湟云胶夤呐c線性度。當(dāng)輸出信號(hào)進(jìn)行軌至軌掃描時(shí)，輸出級(jí)需在不同晶體管間切換，若靜態(tài)電流設(shè)置不足，會(huì)出現(xiàn)類似輸入級(jí)的交叉失真，導(dǎo)致高次諧波增多。實(shí)驗(yàn)表明，適當(dāng)提高輸出級(jí)靜態(tài)電流可顯著降低 THD，但若電流過(guò)大則會(huì)導(dǎo)致功耗激增，需在失真控制與能效之間找到平衡點(diǎn)。此外，負(fù)反饋深度設(shè)計(jì)直接影響失真抵消效果：反饋量不足時(shí)，無(wú)法有效抵消失真分量，THD+N 會(huì)顯著升高;但反饋過(guò)深可能引發(fā)相位偏移，反而破壞信號(hào)完整性。

二、器件特性與工作狀態(tài)：非線性失真的內(nèi)在根源

CMOS 器件的固有特性是產(chǎn)生非線性失真的核心原因。晶體管作為放大器的核心元件，其轉(zhuǎn)移特性的非線性會(huì)導(dǎo)致輸出信號(hào)畸變：當(dāng)輸入信號(hào)幅度較大時(shí)，晶體管易進(jìn)入飽和區(qū)或截止區(qū)，產(chǎn)生削頂失真，進(jìn)而引入 2 次、3 次等高次諧波。這種失真在單電源供電場(chǎng)景下更為明顯，因?yàn)檩敵鰯[幅受單一電源軌限制，接近軌電壓時(shí)晶體管更易脫離線性工作區(qū)。例如，軌對(duì)軌輸出放大器雖能接近電源軌，但實(shí)際輸出與軌電壓仍存在數(shù)十毫伏至 0.5V 的差距，當(dāng)信號(hào)接近該區(qū)域時(shí)，失真度會(huì)急劇上升。

此外，器件的噪聲特性直接影響 THD+N 中的噪聲分量。CMOS 晶體管的熱噪聲、1/f 噪聲會(huì)通過(guò)信號(hào)路徑疊加到輸出端，而輸入級(jí)噪聲尤為關(guān)鍵 —— 前級(jí)噪聲會(huì)被后級(jí)電路逐級(jí)放大，最終顯著影響 THD+N 性能。同時(shí)，閉環(huán)增益設(shè)置與失真度呈正相關(guān)：高閉環(huán)增益會(huì)放大電路中的非線性誤差與噪聲，導(dǎo)致 THD+N 值升高，因此在滿足系統(tǒng)增益需求的前提下，保持低閉環(huán)增益是優(yōu)化性能的重要手段。

三、電源質(zhì)量：噪聲與穩(wěn)定性的關(guān)鍵作用

單電源供電的特殊性使電源質(zhì)量成為影響 THD+N 性能的關(guān)鍵外部因素。電源紋波是主要干擾源：當(dāng)放大器動(dòng)態(tài)輸出時(shí)，負(fù)載電流的變化會(huì)導(dǎo)致電源電壓波動(dòng)，紋波電壓通過(guò)電源引腳進(jìn)入信號(hào)路徑，形成與電源頻率相關(guān)的諧波失真。例如，50Hz 工頻電源的紋波若未有效抑制，會(huì)在輸出信號(hào)中引入相應(yīng)諧波，使 THD+N 值顯著惡化。此外，電源抑制比(PSR)是放大器抵御電源噪聲的重要參數(shù)，單電源放大器的 PSR 通常低于雙電源方案，更易受電源噪聲影響，因此需在電源輸入端添加去耦電容、線性穩(wěn)壓等濾波電路。

輸入電壓的穩(wěn)定性也不可忽視。不同輸入電壓下，放大器的工作點(diǎn)會(huì)發(fā)生偏移，導(dǎo)致非線性特性變化，進(jìn)而影響 THD+N 性能。實(shí)測(cè)顯示，當(dāng)輸入電壓低于器件最小工作電壓時(shí)，THD+N 值會(huì)急劇上升;而電壓過(guò)高則可能導(dǎo)致器件發(fā)熱加劇，進(jìn)一步惡化失真度。因此，確保輸入電壓滿足器件規(guī)格，并預(yù)留適當(dāng)裕量，是保障 THD+N 穩(wěn)定性的基礎(chǔ)。

四、外部環(huán)境與應(yīng)用條件：不可忽視的干擾因素

外部應(yīng)用環(huán)境與負(fù)載條件對(duì) THD+N 性能的影響常被低估。負(fù)載阻抗匹配是關(guān)鍵因素之一：當(dāng)放大器輸出阻抗與負(fù)載阻抗不匹配時(shí)，信號(hào)傳輸會(huì)產(chǎn)生反射，導(dǎo)致波形畸變，諧波分量增加。例如，音頻放大器在驅(qū)動(dòng) 4Ω 與 8Ω 負(fù)載時(shí)，若輸出阻抗未優(yōu)化匹配，THD+N 差異可達(dá) 10dB 以上。同時(shí)，負(fù)載電流的變化會(huì)影響輸出級(jí)晶體管的飽和壓降，進(jìn)而改變非線性失真程度，因此需根據(jù)負(fù)載特性優(yōu)化輸出級(jí)設(shè)計(jì)。

溫度變化通過(guò)影響半導(dǎo)體器件特性間接影響 THD+N 性能。隨著溫度升高，CMOS 晶體管的閾值電壓、跨導(dǎo)等參數(shù)會(huì)發(fā)生漂移，導(dǎo)致輸入失調(diào)電壓變化，非線性失真加劇。此外，高溫還會(huì)增大器件噪聲，尤其 1/f 噪聲隨溫度升高呈指數(shù)增長(zhǎng)，進(jìn)一步惡化 THD+N 值。因此，在高溫應(yīng)用場(chǎng)景中，需采取散熱設(shè)計(jì)與溫度補(bǔ)償電路，穩(wěn)定器件工作狀態(tài)。

PCB 布局與布線同樣關(guān)鍵。不良的布線會(huì)導(dǎo)致信號(hào)干擾與電磁輻射，例如電源線路與信號(hào)線路并行布線會(huì)產(chǎn)生串?dāng)_，接地不良會(huì)引入地噪聲，這些干擾都會(huì)疊加到信號(hào)中，增加 THD+N 值。合理的布局應(yīng)遵循 “電源與信號(hào)分離”“單點(diǎn)接地” 原則，減少寄生參數(shù)與干擾耦合。

五、優(yōu)化方向總結(jié)

CMOS 單電源放大器的 THD+N 性能優(yōu)化需從多維度協(xié)同發(fā)力：拓?fù)湓O(shè)計(jì)上，優(yōu)先選擇單差動(dòng)輸入級(jí)加充電泵方案，或采用反相增益結(jié)構(gòu)避免輸入交叉失真;器件層面，優(yōu)化晶體管尺寸與靜態(tài)電流，降低非線性失真與噪聲;電源設(shè)計(jì)中，加強(qiáng)紋波抑制與穩(wěn)壓，提升電源抑制比;應(yīng)用層面，確保負(fù)載阻抗匹配，優(yōu)化 PCB 布局并做好散熱設(shè)計(jì)。通過(guò)系統(tǒng)性優(yōu)化，可使 CMOS 單電源放大器的 THD+N 性能達(dá)到 - 80dB(0.01%)以上的高保真水平，滿足高端音頻與精密測(cè)量系統(tǒng)的需求。