電源作為電子設(shè)備的 “心臟”，其電磁兼容性(EMC)直接決定設(shè)備能否通過(guò)行業(yè)標(biāo)準(zhǔn)認(rèn)證。在 EMI(電磁干擾)超標(biāo)案例中，寄生電容是最容易被忽視卻影響深遠(yuǎn)的因素。寄生電容并非電路設(shè)計(jì)中刻意添加的元件，而是由導(dǎo)體間的電場(chǎng)耦合自然形成，如 PCB 銅箔與接地平面、元件引腳與外殼、導(dǎo)線(xiàn)之間的等效電容。這些看似微小的電容(通常在 pF 至 nF 量級(jí))會(huì)成為高頻干擾的傳播路徑，導(dǎo)致傳導(dǎo)干擾或輻射干擾超標(biāo)，嚴(yán)重時(shí)還會(huì)影響電源自身的穩(wěn)定性。本文將從寄生電容的產(chǎn)生機(jī)制出發(fā)，系統(tǒng)闡述如何通過(guò)設(shè)計(jì)優(yōu)化、布局改進(jìn)、元件選型等手段，有效抑制寄生電容的負(fù)面影響，確保電源符合 EMI 標(biāo)準(zhǔn)。

一、寄生電容的產(chǎn)生機(jī)制與 EMI 危害

1. 寄生電容的核心來(lái)源

寄生電容的本質(zhì)是 “導(dǎo)體 - 介質(zhì) - 導(dǎo)體” 結(jié)構(gòu)形成的等效電容，電源系統(tǒng)中主要來(lái)源包括三類(lèi)：

PCB 布局層面：電源模塊的功率開(kāi)關(guān)管、整流二極管等器件的引腳與 PCB 接地平面之間，因空氣或基材(如 FR-4)作為介質(zhì)，形成引腳對(duì)地寄生電容;高壓側(cè)銅箔與低壓側(cè)銅箔間距過(guò)近，形成跨電位寄生電容。

元件本身：功率器件(如 MOSFET、IGBT)的極間電容(輸入電容 Ciss、輸出電容 Coss)、變壓器的初次級(jí)繞組間分布電容，這些寄生參數(shù)會(huì)隨頻率升高而凸顯作用。

結(jié)構(gòu)設(shè)計(jì)：電源外殼與內(nèi)部 PCB 之間、導(dǎo)線(xiàn)與金屬支架之間，因安裝間隙形成的空間寄生電容，尤其在高壓電源中，這類(lèi)電容可能成為共模干擾的傳播通道。

2. 寄生電容引發(fā)的 EMI 問(wèn)題

寄生電容對(duì) EMI 的影響主要通過(guò)兩種路徑體現(xiàn)：

傳導(dǎo)干擾：高頻開(kāi)關(guān)電源中，開(kāi)關(guān)管的快速通斷會(huì)產(chǎn)生 di/dt 極大的脈沖電流，寄生電容會(huì)成為該電流的 “捷徑”，通過(guò)電源端口傳導(dǎo)至電網(wǎng)，導(dǎo)致傳導(dǎo)干擾超標(biāo)(如 EN 55032 標(biāo)準(zhǔn)中的電源端子騷擾電壓限值)。

輻射干擾：寄生電容與導(dǎo)線(xiàn)電感構(gòu)成 LC 諧振回路，當(dāng)脈沖電流激發(fā)回路諧振時(shí)，會(huì)產(chǎn)生高頻輻射電磁場(chǎng)，若輻射強(qiáng)度超過(guò)標(biāo)準(zhǔn)限值(如 EN 55032 的輻射騷擾限值)，將影響周邊敏感電子設(shè)備的正常工作。

二、抑制寄生電容的核心設(shè)計(jì)策略

1. 優(yōu)化 PCB 布局：從源頭減少寄生電容

PCB 布局是控制寄生電容的關(guān)鍵，需遵循 “最小化環(huán)路面積、縮短高壓路徑、強(qiáng)化接地” 三大原則：

縮短功率路徑：功率開(kāi)關(guān)管、整流管、濾波電容等器件的引腳應(yīng)盡量縮短，銅箔寬度匹配電流需求(避免過(guò)寬導(dǎo)致與地平面的寄生電容增大)，高壓側(cè)與低壓側(cè)銅箔間距需滿(mǎn)足安規(guī)要求(如≥8mm/kV)，同時(shí)避免平行走線(xiàn)，減少耦合電容。

采用多層板與接地平面：使用多層 PCB 并設(shè)置完整的接地平面，既能降低接地阻抗，又能通過(guò) “屏蔽效應(yīng)” 減少元件引腳與地的寄生電容 —— 接地平面與元件引腳的距離越近，寄生電容的分布越均勻，且可通過(guò)銅箔厚度調(diào)整(通常選用 1oz 銅箔)平衡寄生參數(shù)與散熱需求。

分離敏感電路與功率電路：將控制電路(如 PWM 芯片、采樣電阻)與功率電路分開(kāi)布局，敏感電路的銅箔盡量窄且短，避免與功率銅箔平行，防止寄生電容耦合高頻干擾。

2. 合理選型元件：降低固有寄生參數(shù)

元件本身的寄生電容是不可避免的，需通過(guò)選型優(yōu)化將其控制在合理范圍：

功率器件選型：選擇低寄生電容的 MOSFET(如選用 Coss<100pF 的器件)和整流二極管(如肖特基二極管的寄生電容遠(yuǎn)低于普通硅二極管)，同時(shí)注意器件封裝 ——TO-220 封裝的寄生電容小于 DIP 封裝，貼片器件(如 SMD MOSFET)的引腳寄生電容遠(yuǎn)低于插件器件。

變壓器設(shè)計(jì)：變壓器的初次級(jí)繞組間寄生電容是共模干擾的主要來(lái)源，可采用 “分段繞制”(如初級(jí)繞組分兩段，次級(jí)繞組夾在中間)或 “屏蔽層隔離”(在初次級(jí)之間增加接地屏蔽層)，將繞組間寄生電容從 nF 量級(jí)降低至 pF 量級(jí);同時(shí)選用高磁導(dǎo)率、低損耗的磁芯材料(如 PC40)，減少磁芯飽和導(dǎo)致的干擾放大。

濾波電容選型：輸入輸出濾波電容應(yīng)選用低 ESR(等效串聯(lián)電阻)、低 ESL(等效串聯(lián)電感)的器件(如陶瓷電容或聚合物電容)，避免使用電解電容作為高頻濾波(電解電容的寄生電感較大，高頻下濾波效果差);在功率器件附近并聯(lián)小容量陶瓷電容(如 0.1μF)，形成高頻旁路，分流寄生電容的脈沖電流。

3. 增加屏蔽與濾波：阻斷干擾傳播路徑

當(dāng)寄生電容無(wú)法完全消除時(shí)，需通過(guò)屏蔽和濾波手段阻斷其帶來(lái)的干擾：

屏蔽設(shè)計(jì)：對(duì)電源內(nèi)部的高壓模塊或高頻電路進(jìn)行金屬屏蔽(如使用鋁制屏蔽罩)，屏蔽罩接地良好，可有效抑制寄生電容產(chǎn)生的輻射干擾;電源外殼采用金屬材質(zhì)并可靠接地，減少外殼與內(nèi)部 PCB 的寄生電容耦合。

EMI 濾波電路：在電源輸入端口添加 EMI 濾波器，其共模電感和 Y 電容可抑制寄生電容帶來(lái)的共模干擾 —— 共模電感通過(guò)增大共模阻抗，阻礙寄生電容傳導(dǎo)的共模電流;Y 電容(跨電源火線(xiàn)與地、零線(xiàn)與地)需選用安規(guī)認(rèn)證產(chǎn)品(如 Y1/Y2 電容)，容量控制在 10nF 以下，避免因 Y 電容過(guò)大導(dǎo)致漏電流超標(biāo)。

吸收緩沖電路：在功率開(kāi)關(guān)管兩端并聯(lián) RC 吸收電路(如 R=10Ω、C=100pF)，可吸收開(kāi)關(guān)過(guò)程中寄生電容與電感產(chǎn)生的尖峰電壓，減少高頻干擾的激發(fā);RC 電路的參數(shù)需根據(jù)開(kāi)關(guān)頻率調(diào)整，避免與寄生參數(shù)形成新的諧振。

4. 優(yōu)化拓?fù)渑c控制策略：降低干擾源強(qiáng)度

電源拓?fù)浜涂刂品绞綍?huì)影響開(kāi)關(guān)電流的 di/dt，進(jìn)而影響寄生電容的干擾效果：

拓?fù)溥x擇：在對(duì) EMI 要求嚴(yán)格的場(chǎng)景，優(yōu)先選用軟開(kāi)關(guān)拓?fù)?如 LLC 諧振變換器、ZVS-PWM 變換器)，軟開(kāi)關(guān)技術(shù)可降低開(kāi)關(guān)管的 di/dt 和 dv/dt，減少寄生電容產(chǎn)生的脈沖干擾;相比硬開(kāi)關(guān)拓?fù)洌涢_(kāi)關(guān)電源的 EMI 余量通?？商嵘?6-10dB。

控制參數(shù)優(yōu)化：調(diào)整 PWM 控制器的開(kāi)關(guān)頻率，避開(kāi)寄生參數(shù)的諧振頻率(可通過(guò)仿真或測(cè)試確定諧振點(diǎn));采用頻率抖動(dòng)技術(shù)(FM modulation)，將開(kāi)關(guān)頻率在一定范圍內(nèi)波動(dòng)，分散干擾能量，降低峰值干擾強(qiáng)度。

三、驗(yàn)證與調(diào)試：確保符合 EMI 標(biāo)準(zhǔn)

設(shè)計(jì)完成后，需通過(guò)測(cè)試驗(yàn)證寄生電容的抑制效果，并針對(duì)性調(diào)試：

EMI 預(yù)測(cè)試：使用 EMI 接收機(jī)和 LISN(線(xiàn)路阻抗穩(wěn)定網(wǎng)絡(luò))測(cè)試傳導(dǎo)干擾，使用頻譜分析儀和天線(xiàn)測(cè)試輻射干擾，對(duì)比 EN 55032、GB 9254 等標(biāo)準(zhǔn)限值，定位超標(biāo)頻段 —— 若低頻段(150kHz-3MHz)超標(biāo)，多為共模干擾，需優(yōu)化 Y 電容和共模電感;若高頻段(30MHz-1GHz)超標(biāo)，多為輻射干擾，需強(qiáng)化屏蔽和 PCB 布局。

寄生參數(shù)測(cè)量：使用阻抗分析儀測(cè)量關(guān)鍵節(jié)點(diǎn)的寄生電容(如變壓器初次級(jí)間電容、MOSFET 輸出電容)，若數(shù)值偏大，需重新選型或優(yōu)化結(jié)構(gòu);通過(guò)示波器觀察開(kāi)關(guān)管漏極電壓波形，若存在尖峰，說(shuō)明寄生電感與電容諧振，需調(diào)整 RC 吸收電路參數(shù)。

迭代優(yōu)化：針對(duì)超標(biāo)問(wèn)題，優(yōu)先調(diào)整 PCB 布局(如縮短功率路徑、增加接地平面)，其次優(yōu)化濾波電路(如增大共模電感感量、調(diào)整 Y 電容容量)，最后考慮更換元件或拓?fù)?，確保 EMI 測(cè)試結(jié)果滿(mǎn)足標(biāo)準(zhǔn)要求。

結(jié)語(yǔ)

寄生電容是電源 EMI 超標(biāo)的核心誘因之一，其控制需貫穿設(shè)計(jì)、選型、布局、測(cè)試全流程。通過(guò)優(yōu)化 PCB 布局減少寄生電容產(chǎn)生、合理選型降低元件固有寄生參數(shù)、增加屏蔽濾波阻斷干擾路徑、優(yōu)化拓?fù)淇刂平档透蓴_源強(qiáng)度，可有效抑制寄生電容的負(fù)面影響，打造符合 EMI 標(biāo)準(zhǔn)的可靠電源。在實(shí)際工程中，需結(jié)合仿真與測(cè)試，根據(jù)具體電源類(lèi)型(如 AC/DC、DC/DC)和應(yīng)用場(chǎng)景(如工業(yè)電源、消費(fèi)電子電源)靈活調(diào)整策略，平衡 EMI 性能、成本與體積，實(shí)現(xiàn)電源的整體優(yōu)化。