對接口實驗流程進行建模,利用純軟件技術(shù)完全軟件模擬實現(xiàn)硬件電路的設(shè)計與驅(qū)動,從而實現(xiàn)一個有較低成本.較好管理規(guī)范的基于網(wǎng)絡(luò)的微機接口虛擬硬件實驗室。利用軟件模擬手段仿真一個程序設(shè)計、接口電路設(shè)計、連線檢測和試驗效果的可視化二維接口試驗環(huán)境。
CC2420是適用于ZigBee產(chǎn)品的射頻收發(fā)器,結(jié)合CC2420的性能特點和工作原理,設(shè)計了以PICl8F4620單片機為處理器,CC2420為射頻收發(fā)器的低功耗無線傳感器網(wǎng)絡(luò)節(jié)點。給出了CC2420參考應(yīng)用電路和功放電路原理圖。測試表明:當(dāng)射頻發(fā)送功率調(diào)整到18 dBm時,在空曠地域?qū)崪y兩相鄰節(jié)點最大傳輸距離為500 m。
介紹了一種聲信號發(fā)射系統(tǒng)的設(shè)計方案,系統(tǒng)是基于CPLD產(chǎn)品XC2C128控制,并通過EPROM(M27C64A)實現(xiàn)了波形存儲,信號經(jīng)D/A轉(zhuǎn)換器(AD5330)、功率放大器(MAX9703)和變壓器輸出。另外,可通過改變存儲器內(nèi)波形存儲的編碼方式或存儲器的型號和容量,實現(xiàn)時分復(fù)用(TDM)、頻分復(fù)用(FDM)和碼分復(fù)用(CDM)。經(jīng)多次實驗驗證了該系統(tǒng)的可行性和擴展性
1. 引言 據(jù)2001 年的國際半導(dǎo)體技術(shù)未來發(fā)展預(yù)示,到2016 年MOSFETs 的物理溝道長度將達到低于10nm 的尺寸[1],而這種尺寸條件會影響到MOSFETs 的基本工作原理,因此必須尋找新的替代器件。單電子晶體管(Sing
賽普拉斯日前宣布,Whirlpool 采用了 PSoC® CapSense Plus™ 解決方案,用于控制其新推出的 AWOE Premium Collection產(chǎn)品系列中的觸摸感應(yīng)按鈕。這種靈活的解決方案可提供領(lǐng)先的抗噪性和耐水性,讓家用電器
2009年4月23日—日前,VishayIntertechnology,Inc.(NYSE股市代號:VSH)宣布,推出兩款新型液鉭電容器---M34和M35,新器件是業(yè)界首款采用真正可表面貼裝的模壓封裝產(chǎn)品。M34和M35液鉭電解芯片電容器集中了所有電
臺積電將一統(tǒng)IP與EDA?臺積電針對65納米混訊與射頻制程推出設(shè)計套件,同時宣布未來IC設(shè)計客戶將采用由臺積電事先認證過的IP、EDA工具以提升投片成功率。在臺積電揮舞認證的大旗下,未來勢必使EDA廠商想跟臺積電密切合
在國際金融危機的肆虐之下,2008年第四季度財報顯示,CSI阿特斯、無錫尚德、林洋新能源三家北美上市企業(yè)虧損額都超過5000萬美元。這其中最重要的原因便是,全球光伏產(chǎn)業(yè)最主要的終端市場歐洲需求急劇萎縮,而國內(nèi)市場
摘要:介紹了一種基于IGBT串聯(lián)技術(shù)的頻率可調(diào)的高壓陡前沿脈沖發(fā)生裝置。并針對串級型結(jié)構(gòu)的固體開關(guān)式脈沖發(fā)生器存在的可靠性受同步驅(qū)動、均壓等技術(shù)條件影響嚴重的問題,提出了利用光纖連接器提高驅(qū)動信號同步性等解
Maxim推出完整的1:2 VGA復(fù)用器MAX4885E。該器件能夠在2個VGA端口之間進行切換,在較高帶寬(高達1GHz)的應(yīng)用中保持極低的(典型值為6pF)導(dǎo)通電容和極低的(典型值為5Ω)導(dǎo)通電組。MAX4885E是僅有的一款能夠提供完整VGA方
飛兆半導(dǎo)體公司(Fairchild Semiconductor) 為便攜應(yīng)用的設(shè)計人員帶來具有業(yè)界最低RDS(ON) 的20V 2mm x 2mm x 0.55mm 薄型MicroFET MOSFET器件。FDMA6023PZT是采用緊湊、薄型封裝的雙P溝道MOSFET,能夠滿足便攜設(shè)計的
0 引 言 場致發(fā)射顯示器(Field Emission Display,F(xiàn)ED)是一種新型的平板顯示器件,被認為是最有可能與等離子體(PDP)和液晶顯示器(LCD)相競爭的平板顯示器,它具有反應(yīng)速度快,重量輕,功耗小,視角大,顏色鮮艷
l 齊次性定理 定理 在線性電路中,當(dāng)所有獨立源都增大或縮小K倍時(K為實常數(shù)),各支路電流或電壓也將同樣增大或縮小K倍。 定理應(yīng)用方法:先假設(shè)運算放大器輸出量uo為1,倒推出信號源電壓u1在假設(shè)條件下的取
隨著集成電路輸出開關(guān)速度提高以及PCB板密度增加,信號完整性(Signal Integrity,SD已經(jīng)成為高速數(shù)字PCB設(shè)計必須關(guān)心的問題之一,元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號線的布線等因素,都會引起信號
隨著電子技術(shù)的不斷發(fā)展,在高速電路中信號的頻率的變高、邊沿變陡、電路板的尺寸變小、布線的密度變大,這些因素使得在高速數(shù)字電路的設(shè)計中,信號完整性問題越來越突出,其已經(jīng)成為高速電路設(shè)計工程師不可避免的問