依據(jù)帶隙基準原理,采用華潤上華(CSMC)O.5μm互補金屬氧化物半導體(CMOS)工藝,設計了一種用于總線低電壓差分信號(Bus Low Voltage Differential Signal,簡稱BLVDS)的總線收發(fā)器帶隙基準電路。該電路有較低的溫度系數(shù)和較高的電源抑制比。Hspice仿真結果表明,在電源電壓yD0==3.3 V,溫度強25℃時,輸出基準電壓V~r=1.25 V。在溫度范圍為-45℃~+85℃時,輸出電壓的溫度系數(shù)為20 pm/℃,電源電壓的抑制比6(PSRR)=一58.3 dB。
TCF792是單相、三相通用數(shù)字相位控制觸發(fā)電路。該器件具有高精度、易用、可靠、價格低廉以及性能優(yōu)良等優(yōu)點,而且可完全與TC系列和KJ系列所有的單相、三相移相觸發(fā)電路相兼容,且價格低廉。給出了基于TCF792的晶閘管整流電路設計。
H.264便攜式實時編解碼器對實時性、功耗等因素有較高的要求,采用硬件編解碼器能夠有效地解決這些問題。探討了基于IP核和基于ASIC的方案,重點介紹了幾款H.264不同層次上的全功能編解碼芯片。
為了尋求更有效的數(shù)據(jù)存取方法,提出一種基于JDBC的高級數(shù)據(jù)存取框架,該框架旨在用于分離持久邏輯與業(yè)務邏輯。提高軟件開發(fā)效率。結合工程實際分析該框架的設計思想,詳細論述了該框架的實現(xiàn)與應用。并給出進一步實現(xiàn)內容和基于DAO模式實現(xiàn)同類抽象框架的要點,結果表明基于JDBC的高級數(shù)據(jù)存取框架比傳統(tǒng)數(shù)據(jù)存取具有優(yōu)越的代碼復用,更易于實現(xiàn)。
構建了一個基于FPGA的圖像存儲與回放系統(tǒng),該系統(tǒng)能夠記錄紅外熱像儀輸出的數(shù)字視頻信號,回放時以原格式輸出,同時還輸出標準PAL格式的電視信號。介紹系統(tǒng)硬件設計及FPGA內部各模塊的邏輯功能,并論述設計中的幾個關鍵點。
雖然如今的自動歸零結構概念上可以回溯到早期的斬波放大器,但相對于早期的產品已經得到了極大的改進。老式的斬波放大器有許多能導致很大系統(tǒng)級設計問題的缺點。而新型的自動歸零結構要好用得多,并提供好得多的性能。如上述的應用實例中,自動歸零結構在這類高精密度的應用中可以提供比傳統(tǒng)的運算放大器好得多的性能。
設計了一款用于可控硅控制的三相移相觸發(fā)電路。針對點電網及現(xiàn)場出現(xiàn)的噪聲干擾問題,提出了一種去抖動電路設計方案.闡述了移相電路的基本設計思路。通過仿真和實際測試,該觸發(fā)器的移相范圍達到0°~178°,移相精度為0.35°/mV。
在最近幾年中,D類放大器因其體積小、效率高,已經進入了消費類音頻電子產品、汽車以及便攜式音頻產品市場。它的效率幫助減小了汽車放大器以及便攜式媒體擴展插槽的尺寸,并以較小的波形因子提供了更大的功率,有助實現(xiàn)新式的消費類音頻設備。
通過充分考慮設計中可能出現(xiàn)的各種影響信號質量的因素,設計了過壓保護電路。通過選用合適的元件減少了電路板設計復雜程度,以及成本的最優(yōu)化。經過實際測試,模塊很好地達到了本文所提及的技術指標,具有很高的實用性。
在電力系統(tǒng)三相信號處理應用中,常需要同時對A、B、C三相電壓和電流信號進行數(shù)據(jù)采集和處理。如三相功率、電能測量及諧波分析等。美國ADI公司的AD7656是16位6通道同時采樣的模/數(shù)轉換器,內部含有6個16位A/D轉換器,具有轉換精度高、速度快、功耗低、輸入模擬信號幅度大、信噪比高等特點。Phmps公司出品的LPC2210,是一款工業(yè)級的ARM控制器,處理速度快,性能穩(wěn)定,與AD7656共同組成的6通道數(shù)據(jù)采集系統(tǒng)能在很大程度上提高系統(tǒng)的信號采集和處理能力。
依據(jù)直接數(shù)字頻率合成(DDFS)技術及各種調制信號相關的原理,設計了一個可輸出正弦波、調幅波、調頻波、PSK及ASK等信號的正弦信號發(fā)生器。該信號發(fā)生器的正弦波由AD9851型集成DDS器件產生;調頻波采用DDS調頻法實現(xiàn):調幅波通過由模擬乘法器AD835搭建的調幅電路產生;ASK和PSK信號在FPGA給出的基帶序列信號控制下通過移相電路與多路復用器的結合電路產生。利用固態(tài)繼電器陣列可實現(xiàn)各種信號的通道選擇;利用后級功率放大電路驅動50Ω負載,可保證其輸出電壓幅度穩(wěn)定在6±1 V,且整個系統(tǒng)結構簡單,界面友好。
?。粒令惙糯笃鞯奶攸c是以電壓控制放大器和電流驅動功率放大器構成電橋,使電壓控制放大器工作在等效于無負載的狀態(tài)(即輸出電流為零),即使接以很重的負載,哪怕是電壓與電流波形不相同的復合動態(tài)阻抗,這個電壓控制放大器仍然能工作在甲類狀態(tài)。
本文介紹了一種三十二通道掃描數(shù)據(jù)采集模塊的設計方案。該方案最高采樣率為200KSa/s,存儲深度IM×16bit ,垂直分辨率16bit,增益可編程為1、2、5、10、100五個等級的PCI數(shù)據(jù)采集模塊的設計與實現(xiàn)。
設計了基于直接數(shù)字頻率合成(DDS)的頻譜分析儀。它依據(jù)外差原理,實現(xiàn)頻率范圍為1~30 MHz的信號頻譜分析。通過采用DDS專用器件AD9851產生穩(wěn)定的掃頻信號。被測信號是經AD835與本振信號混頻,再放大、濾波、檢波的信號。將被測信號與掃頻信號分別輸入示波器的X,Y端,即可獲得頻譜圖。此外,該儀器還具有識別調幅、調頻和等幅波信號及測定其中心頻率的功能。
從IP核設計的角度出發(fā),筆者設計了一種結構簡單、低功耗、高增益的Rail-to-Rail CMOS運算放大器.輸入級采用互補差分對結構,輸出采用分壓電路進行求和,再接以PMOS為負載的共源級進行放大. 較以往的Rail-to-Rail運算放大器大大簡化了結構,對稱性好,版圖面積小,易于實現(xiàn). 模擬結果表明運放的輸入輸出都達到全擺幅,且增益和相位裕度分別為107.8 dB和62.4°,功耗只為0.38mW,非常適于做成SoC的IP核.