基于鎖相環(huán)的頻率合成器的設(shè)計

隨著現(xiàn)代電子技術(shù)的發(fā)展，具有高穩(wěn)定性和準確度的頻率源已經(jīng)成為通信、雷達、儀器儀表、高速計算機及導(dǎo)航系統(tǒng)的主要組成部分。高性能的頻率源可通過頻率合成技術(shù)獲得。

TLC1549串口傳輸與單片機的A／D設(shè)計

利用A／D串行輸出設(shè)計不但提高了模數(shù)轉(zhuǎn)換的精度，具有抗干擾性，而且節(jié)省了大量元件和印刷電路板的空間。該系統(tǒng)設(shè)計已經(jīng)成功應(yīng)用于工業(yè)現(xiàn)場控制系統(tǒng)的數(shù)據(jù)測量。

等價型PG邏輯及其在加法器設(shè)計中的應(yīng)用

本文推導(dǎo)出一種新的等價型邏輯表達式，并驗證了其正確性。將該等價型邏輯表達式用于全加器的設(shè)計中，能夠改變原有的全加器結(jié)構(gòu)，并改變布線通道的連線數(shù)目和連線方式。

三種軸角數(shù)字轉(zhuǎn)換電路的分析與比較

介紹了三種分別基于單片機、軸角數(shù)字轉(zhuǎn)換模塊和光電編碼器的軸角數(shù)字轉(zhuǎn)換電路的原理，并對其性能進行了分析和比較。

運算放大器電路的固有噪聲分析與測量（七）

本文將討論決定運算放大器 (op amp) 固有噪聲的基本物理關(guān)系。

陣列式集成電感的研究與應(yīng)用

從磁路出發(fā)，將傳統(tǒng)的一幅磁芯進行分割，變成陣列式結(jié)構(gòu)，提出了陣列式解耦集成電感。分析了解耦集成原理，推導(dǎo)了等效電路，進行了仿真驗證。并把陣列式集成電感應(yīng)用于Cuk變換器，實驗表明陣列式集成電感和多個分立電感一樣具有相同的性能。

集成運算放大器的選擇策略與應(yīng)用技術(shù)

針對集成運算放大器性能特點，分析了選擇策略；就應(yīng)用廣泛的低噪聲集成運放、精密集成運放、視頻集成運放等專用型集成運算放大器及其典型應(yīng)用技術(shù)進行了討論，給出了相應(yīng)的典型應(yīng)用實例。

基于Lagrange算子的成形濾波器設(shè)計

文中介紹了基于lagrange算子的成形濾波器的設(shè)計方法，并與窗函數(shù)和頻率抽樣設(shè)計進行了比較。仿真及實測結(jié)果均表明此方法在實際應(yīng)用中具有較好的可行性和有效性。

FAN3XXX系列高速低端MOSFET驅(qū)動器概述

Si整流器與SiC二極管：誰與爭鋒

高速PCB設(shè)計中的串擾分析與控制研究

在當今快速朝著大規(guī)模、小體積、高速度的方向發(fā)展的電子設(shè)計領(lǐng)域中，體積減小導(dǎo)致電路的布局布線密度變大，同時信號的頻率還在提高，使得串擾成為高速、高密度PCB設(shè)計中值得關(guān)注的問題，就串擾的機理，分析了影響串擾的因素，并提出相應(yīng)的控制方法

ADC時延和建立時間的區(qū)別

對于大多數(shù) ADC 用戶來說，“時延”和“建立時間”這兩個術(shù)語有時可以互換。但對于 ADC 設(shè)計人員而言，他們非常清楚這兩個術(shù)語的區(qū)別，

高性能CMOS采樣保持電路的設(shè)計

本文介紹的采樣／保持電路采用全差分結(jié)構(gòu)，并通過底板采樣技術(shù)有效的抑制電荷注入和時鐘饋通效應(yīng) 它采用高性能的增益自舉運算放大器來減小由于有限增益和不完全建立帶來的誤差。

功率放大器兩種實現(xiàn)方法的比較

功率放大電路是一種能量轉(zhuǎn)換電路，要求在失真許可的范圍內(nèi)，高效地為負載提供盡可能大的功率

運算放大器電路的固有噪聲分析與測量（六）

第 5 部分我們介紹了不同類型的噪聲測量設(shè)備。我們將在第 6 部分討論與噪聲測量相關(guān)的參數(shù)和操作模式。