0引言

IEEE（Institute of Electrical and Electronics Engineers，電子電氣工程師協(xié)會）在I985年制定的IEEE 754（IEEE Standard for Binary Floating-Point Arithmetic, ANSI/IEEE Std 754-1985 ）二進制浮點運算規(guī)范，是浮點運算部件事實上的工業(yè)標準。許多計算機用戶有機會在Intel x86和SPARC 或Power PC機之間交換二進制數(shù)據(jù)，所以對照Intel x86和SPARC結(jié)構(gòu)計算機的數(shù)據(jù)表示及相關(guān)程序設(shè)計語言，討論IEEE 754浮點數(shù)存儲格式的細節(jié)是有意義的。

本文對浮點數(shù)、IEEE 754浮點數(shù)的表示方法、規(guī)格化處理等進行了分析，重點分析、比較了Intel x86和SPARC結(jié)構(gòu)計算機IEEE 754浮點數(shù)的存儲格式。

1  浮點數(shù)

在計算機系統(tǒng)的發(fā)展過程中，曾經(jīng)提出過多種方法表示實數(shù)，但是到目前為止使用最廣泛的是浮點表示法。相對于定點數(shù)而言，浮點數(shù)利用指數(shù)使小數(shù)點的位置可以根據(jù)需要而上下浮動，從而可以靈活地表達更大范圍的實數(shù)。

浮點數(shù)表示法利用科學計數(shù)法來表達實數(shù)。通常，將浮點數(shù)表示為 ± d.dd…d ×βe，其中d.dd… d 稱為有效數(shù)字（significand），它具有 p 個數(shù)字（稱p位有效數(shù)字精度），β為基數(shù)（Base），e為指數(shù)（Exponent），±表示實數(shù)的正負[1,2]。更精確地，± d0.d１d２…dp－1 × βe， 表示以下數(shù)

±（d0＋d1β－1＋… ＋dp－1β－（p－1））βe，（0≤di＜β）。

對實數(shù)的浮點表示僅作如上的規(guī)定是不夠的，因為同一實數(shù)的浮點表示還不是唯一的。例如，1.0×102 ，0.1 ×103 ，和0.01 ×104 都可以表示100.0。為了達到表示單一性的目的，有必要對其作進一步的規(guī)范。規(guī)定有效數(shù)字的最高位(即前導有效位)必須非零，即0＜d0＜β。符合該標準的數(shù)稱為規(guī)格化數(shù)（Normalized Numbers），否則稱為非規(guī)格化數(shù)(Denormalized Numbers)。

2  IEEE 754浮點數(shù)與其浮點格式 2.1  實數(shù)的IEEE 754表示形式

一個實數(shù)V在IEEE 754標準中可以用V＝(－1)s×M×2E 的形式表示[3,4]，說明如下：

(1)符號s(sign)決定實數(shù)是正數(shù)(s＝0)還是負數(shù)(s＝1)，對數(shù)值0的符號位特殊處理。

(2)有效數(shù)字M（significand）是二進制小數(shù)，M的取值范圍在1≤M＜2或0≤M＜1。

(3)指數(shù)E（exponent）是2的冪，它的作用是對浮點數(shù)加權(quán)。

2.2  浮點格式

浮點格式是一種數(shù)據(jù)結(jié)構(gòu)，它規(guī)定了構(gòu)成浮點數(shù)的各個字段，這些字段的布局，及其算術(shù)解釋[2]。IEEE 754浮點數(shù)的數(shù)據(jù)位被劃分為3個字段，對以上參數(shù)值進行編碼：

(1)一個單獨的符號位s直接編碼符號s。

(2)k位的偏置指數(shù)e（e＝ek－1…e1e0）編碼指數(shù)E，移碼表示。

(3)n位的小數(shù)f(fraction)（f＝fn－1…f1f0）編碼有效數(shù)字M，原碼表示。

2.3  浮點數(shù)的分類

根據(jù)偏置指數(shù)e的值，被編碼的浮點數(shù)可分成三種類型。

(1)規(guī)格化數(shù)

當有效數(shù)字M在范圍1≤M＜2中且指數(shù)e的位模式ek－1…e1e0既不全是0也不全是1時，浮點格式所表示的數(shù)都屬于規(guī)格化數(shù)。這種情況中小數(shù)f（0≤f＜1 ) 的二進制表示為0. fn－1…f1f0。有效數(shù)字M＝1＋f，即M＝1. fn－1…f1f0 (其中小數(shù)點左側(cè)的數(shù)值位稱為前導有效位) 。我們總是能調(diào)整指數(shù)E，使得有效數(shù)字M在范圍1≤M＜2中，這樣有效數(shù)字的前導有效位總是1，因此該位不需顯示表示出來，只需通過指數(shù)隱式給出。

需要特別指出的是指數(shù)E要加上一個偏置值Bias，轉(zhuǎn)換成無符號的偏置指數(shù)e，也就是說指數(shù)E要以移碼的形式在存放計算機中。且e、E和Bias三者的對應(yīng)關(guān)系為e=E＋Bias，其中Bias=2k－1－1。

(2)非規(guī)格化數(shù)

當指數(shù)e的位模式ek－1…e1e0全為零（即e＝0）時，浮點格式所表示的數(shù)是非規(guī)格化數(shù)。這種情況下，E=1－Bais，有效數(shù)字M=f=0. fn－1…f1f0 ，有效數(shù)字的前導有效位為0。

非規(guī)格化數(shù)的引入有兩個目的。其一是它提供了一種表示數(shù)值0的方法，其二是它可用來表示那些非常接近于0.0的數(shù)。

(3)特殊數(shù)

當指數(shù)e的位模式ek－1…e1e0全為1時，小數(shù)f的位模式fn－1…f1f0全為0（即f=0）時，該浮點格式所表示的值表示無窮，s=0 時是＋∞，s=1時是－∞。

當指數(shù)e的位模式ek－1…e1e0全為1時，小數(shù)f的位模式fn－1…f1f0不為0（fn－1、…、f1、f0、至少有一個非零即f≠0）時，該浮點格式所表示的值被稱為NaN（Not a Number）。比如當計算 或∞－∞時用作返回值，或者用于表示未初始化的數(shù)據(jù)。

3  IEEE 754浮點存儲格式

與浮點格式對應(yīng)，浮點存儲格式規(guī)定了浮點格式在存儲器中如何存放。IEEE標準定義了這些浮點存儲格式，但具體選擇哪種存儲格式由實現(xiàn)工具（程序設(shè)計語言）決定。

匯編語言軟件有時取決于所使用的存儲格式，但更高級的語言通常僅處理浮點數(shù)據(jù)類型的語言概念。這些浮點數(shù)據(jù)類型在不同高級語言中有不同的名字，相應(yīng)的IEEE格式如表1。

表1   IEEE 格式和語言類型

IEEE 754標準準確地定義了單精度和雙精度浮點格式，并為這兩種基本格式的分別定義了擴展格式，表1里擴展雙精度格式是IEEE標準定義的擴展雙精度類中的一種。

下面詳細討論在Intel x86和SPARC平臺上使用的三種IEEE浮點存儲格式。

3.1 單精度格式

IEEE單精度浮點格式共32位，包含三個構(gòu)成字段：23位小數(shù)f，8位偏置指數(shù)e，1位符號s。將這些字段連續(xù)存放在一個32位字里，并對其進行編碼。其中0:22位包含23位的小數(shù)f； 23:30位包含8位指數(shù)e；第31位包含符號s。如圖1所示。

圖1   單精度存儲格式

一般地，32位字的第0位存放小數(shù)f的最低有效位LSB（the least significant bit），第22位存放小數(shù)f的最高有效位MSB（the most significant bit）；第23位存放偏置指數(shù)的最低有效位LSB，第30位存放偏置指數(shù)的最高有效位MSB；最高位，第31位存放符號s。

3.2  雙精度格式

IEEE雙精度浮點格式共64位，占2個連續(xù)32位字，包含三個構(gòu)成字段：52位的小數(shù)f，11位的偏置指數(shù)e，1位的符號位s。將這2個連續(xù)的32位字整體作為一個64位的字，進行重新編號。其中0：51位包含52位的小數(shù)f；52：62位包含11位的偏置指數(shù)e；而最高位，第63位包含符號位s。如圖2所示。

圖 2 雙精度浮點數(shù)的存儲格式

f[31:0]存放小數(shù)f的低32位，其中第0位存放整個小數(shù)f的最低有效位LSB，第31位存放小數(shù)f的低32位的最高有效位MSB。

在另外的32位的字里，第0 到19位，即f[51:32]，存放小數(shù)f的最高的20位，其中第0位存放這20位最高有效數(shù)中的最低有效位LSB，第19位存放整個小數(shù)f的最高有效位MSB。第20到30位，即e[52：62]，存放11位的偏置指數(shù)e，其中第20位存放偏置指數(shù)的最低有效位LSB，第30位存放最高有效位MSB。最高位，第31位存放符號位s。

在Intel x86結(jié)構(gòu)計算機中，數(shù)據(jù)存放采用小端法（little endian），故較低地址的32位的字中存放小數(shù)f的f[31：0]位。而在在SPARC結(jié)構(gòu)計算機中，因其數(shù)據(jù)存放采用大端法（big endian），故較高地址的32位字中存放小數(shù)f的f[31：0]位。

3.3  擴展雙精度格式

⑴ 擴展雙精度格式（SPARC 結(jié)構(gòu)計算機）

該4倍精度浮點環(huán)境符合IEEE關(guān)于擴展雙精度格式的定義。該浮點環(huán)境的4倍精度浮點格式共128位，占4個連續(xù)32位字，包含3個構(gòu)成字段：112位的小數(shù)f，15位的偏置指數(shù)e，和1位的符號s。將這4個連續(xù)的32位字整體作為一個128位的字，進行重新編號。其中0：110位包含小數(shù)f；112：126位包含偏置指數(shù)e；第127位包含符號位s。如圖3所示。

在SPARC結(jié)構(gòu)計算機中，地址最高的32位字存放小數(shù)的32位最低有效位，即f[31:0]；但是在PowerPC結(jié)構(gòu)計算機中，卻是地址最低的32位字存放這些位。

緊鄰的兩個32位字（在SPARC機中向下計算，在PowerPC機中向上計算）分別存放f[63:32]和f[95:64]。

最后一個字的第0到15位存放小數(shù)的最高16位,即f[111:96]。其中第0位存放該16位的最低有效位，第15位存放整個小數(shù)f的最高有效位。第16到30位存放15位的偏置指數(shù)e，其中第16位存放偏置指數(shù)的最低有效位，第30位存放它的最高有效位。最高位，第31位存放符號s。

圖 3   擴展雙精度存儲格式 (SPARC 結(jié)構(gòu)計算機)

⑵ 擴展雙精度格式（Intel x86結(jié)構(gòu)計算機）

該浮點環(huán)境雙精度擴展格式符合IEEE雙精度擴展格式的定義。該浮點環(huán)境的擴展雙精度格式共80位，占3個連續(xù)32位字，包含四個構(gòu)成字段：63位的小數(shù)f，1位顯式前導有效位（explicit leading significand bit）j，15位偏置指數(shù)e，和1位符號位s。將這3個連續(xù)的32位字整體作為一個96位的字，進行重新編號。其中0：63包含63位的小數(shù)f，第63位包含前導有效位j，64：78位包含15位的偏置指數(shù)e，最高位第79位包含符號位s。

在Intel結(jié)構(gòu)系計算機中，這些字段依次存放在十個連續(xù)的字節(jié)中。但是，由于 UNIX  System V Application Binary Interface Intel 386 Processor Supplement (Intel ABI) 要求雙精度擴展參數(shù)，從而占用堆棧中3個相連地址的32位字，其中最高一個字的高16位未被使用，如圖4所示。

圖4  擴展雙精度存儲格式(Intel x86結(jié)構(gòu)計算機)

地址最低的32位字存放小數(shù)f的低32位，即f[31:0]。其中第0位存放整個小數(shù)f的最低有效位LSB 第31位存放小數(shù)低32位的最高有效位MSB。

地址居中的32位字，第0到30位存放小數(shù)f的31位最高位，即f[62:32]。其中第0位存放31位最高小數(shù)位的最低有效位LSB，第30位存放整個小數(shù)的最高有效位，地址居中的32位字的最高位第31位存放顯式的前導有效位j。

地址最高32位字里，第0到14位存放15位的偏置指數(shù)e，第0位存放偏置指數(shù)的最低有效位LSB，第14位存放最高有效位MSB，第15位存放符號位s。雖然地址最高的32位字的高16位在Intel x86結(jié)構(gòu)系列機種未被使用，但他們對符合Intel ABI的規(guī)定來說，是必需的。

4  總結(jié)

以上討論了Intel x86、Power PC和SPARC平臺上使用的三種IEEE 754浮點數(shù)格式及其存儲格式，下面對浮點數(shù)的相關(guān)參數(shù)進行總結(jié)，具體見表2。

參考文獻

[1] David Goldberg with Doug Priest. What Every Computer Scientist Should Know about Floating-Point Arithmetic. http://grouper.ieee.org/

[2] Sun Corporation.Numerical Computation Guide, pp1-11. http://docs.sun.com

[3] Randal E.Bryant，David O#39;Hallaron. Computer Systems Aprogrammer’s Perspective(英文版) [M] .北京：電子工業(yè)出版社，2004

[4]David A. Patterson, John L. Hennessy.Computer Organization & Design: The Hardware/Software Interface. (英文版 第二版) [M] . 北京：機械工業(yè)出版社，1999.275~321

更多計算機與外設(shè)信息請關(guān)注：21ic計算機與外設(shè)頻道