（1）系統(tǒng)抗干擾設計 抗干擾問題是現(xiàn)代電路設計中一個很重要的環(huán)節(jié)，它直接反映了整個系統(tǒng)的性能和工作的可靠性。在飛輪儲能系統(tǒng)的電力電子控制中，由于其高壓和低壓控制信號同時并存，而且功率晶體管的瞬時開關也產(chǎn)生很大的電磁干擾，因此提高系統(tǒng)的抗干擾能力也是該系統(tǒng)設計的一個重要環(huán)節(jié)。形成干擾的主要原因有如下幾點：

1）干擾源，是指產(chǎn)生干擾的元件、設各或信號，用數(shù)字語言描述是指du／dt、di／dt大的地方。干擾按其來源可分為外部干擾和內(nèi)部干擾：外部干擾是指那些與儀表的結構無關，由使用條件和外界環(huán)境因素決定的干擾，如雷電、交流供電、電機等；內(nèi)部干擾是由儀表結構布局及生產(chǎn)工藝決定的，如多點接地選成的電位差引起的干擾、寄生振蕩引起的干擾、尖峰或振鈴噪聲引起的干擾等。

2）敏感器件，指容易被干擾的對象，如微控制器、存貯器、A／D轉換、弱信號處理電路等。

3）傳播路徑，是干擾從干擾源到敏感器件傳播的媒介，典型的干擾傳播路徑是通過導線的傳導、電磁感應、靜電感應和空間的輻射。

抗干擾設計的基本任務是系統(tǒng)或裝置既不因外界電磁干擾影響而誤動作或喪失功能，也不向外界發(fā)送過大的噪聲干擾，以免影響其他系統(tǒng)或裝置正常工作。其設計一般遵循下列三個原則：抑制噪聲源，直接消除干擾產(chǎn)生的原因；切斷電磁干擾的傳播途徑，或者提高傳遞途徑對電磁干擾的衰減作用，以消除噪聲源和受擾設各之間的噪聲耦合；加強受擾設各抵抗電磁干擾的能力，降低噪聲敏感度。目前，對系統(tǒng)的采用的抗干擾技術主要有硬件抗干擾技術和軟件抗干擾技術。

1）硬件抗干擾技術的設計。飛輪儲能系統(tǒng)的逆變電路高達20kHz的載波信號決定了它會產(chǎn)生噪聲，這樣系統(tǒng)中電力電子裝置所產(chǎn)生的噪聲和諧波問題就成為主要的干擾，它們會對設備和附近的儀表產(chǎn)生影響，影響的程度與其控制系統(tǒng)和設各的抗干擾能力、接線環(huán)境、安裝距離及接地方法等因素有關。

轉換器產(chǎn)生的PWM信號是以高速通斷DC電壓來控制輸出電壓波形的。急劇的上升或下降的輸出電壓波包含許多高頻分量，這些高頻分量就是產(chǎn)生噪聲的根源。雖然噪聲和諧波都對電子設各運行產(chǎn)生不良影響，但是兩者還是有區(qū)別的：諧波通常是指50次以下的高頻分量，頻率為2～3kHz；而噪聲卻為10kHz甚至更高的高頻分量。噪聲一般要分為兩大類：一類是由外部侵入到飛輪電池的電力電子裝置，使其誤動作：另一類是該裝置本身由于高頻載波產(chǎn)生的噪聲，它對周圍電子、電信設各產(chǎn)生不良影響。

減低噪聲影響的一般辦法有改善動力線和信號線的布線方式，控制信號用的信號線必須選用屏蔽線，屏蔽線外皮接地。為防止外部噪聲侵入，可以采取以下的措施：使該電力電子裝置遠離噪聲源、信號線采取數(shù)字濾波和屏蔽線接地。

噪聲的衰減技術有如下幾點：

①電線噪聲的衰減的方法：在交流輸入端接入無線電噪聲濾波器；在電源輸入端和逆變器輸出端接入線噪聲濾波器，該濾波器可由鐵心線圈構成；將無線電噪聲濾波器和線噪聲濾波器聯(lián)合使用；在電源側接人LC濾波器。

②逆變器至電機配線噪聲輻射衰減，可采取金屬導線管和金屬箱通過接地來切斷噪聲輻射。

③飛輪電力電子裝置的輻射噪聲的衰減，通常其噪聲輻射是很小的，但是如果周圍的儀器對噪聲很敏感，則應把該裝置裝入金屬箱內(nèi)屏蔽起來。

對于模擬電路干擾的抑制，由于電路中有要測量的電流、電壓等模擬量，其輸出信號都是微弱的模擬量信號，極易受干擾影響，在傳輸線附近有強磁場時，信號線將有較大的交流噪聲?？梢酝ㄟ^在放大器的輸入、輸出之間并聯(lián)一個電容，在輸入端接入有源低通濾波器來有效地抑制交流噪聲。此外，在A／D變換時，數(shù)字地線和模擬電路地線分開，在輸入端加入箝位二極管，防止異常過壓信號。

而數(shù)字電路常見的干擾有電源噪聲、地線噪聲、串擾、反射和靜電放電噪聲。為抑制噪聲，應注意輸入與輸出線路的隔離，線路的選擇、配線、器件的布局等問題。輸入信號的處理是抗干擾的重要環(huán)節(jié)，大量的干擾都是從此侵入的，一般可以從以下幾個方面采取措施：

①接點抖動干擾的抑制；多余的連接線路要盡量短，盡量用相互絞合的屏蔽線作輸入線，以減少連線產(chǎn)生的雜散電容和電感；避免信號線與動力線、數(shù)據(jù)線與脈沖線接近。

②采用光電隔離技術，并且在隔離器件上加RC電路濾波。

③認真妥善處理好接地問題，如模擬電路地與數(shù)字電路地要分開，印制板上模擬電路與數(shù)字電路應分開，大電流地應單獨引至接地點，印制板地線形成網(wǎng)格要足夠?qū)挼取?/P>

2）軟件抗干擾技術。除了硬件上要采取一系列的抗干擾措施外，在軟件上也要采取數(shù)字濾波、設置軟件陷阱、利用看門狗程序冗余設計等措施使系統(tǒng)穩(wěn)定可靠地運行。特別地，當儲能飛輪處于某一工作狀態(tài)的時間較長時，在主循環(huán)中應不斷地檢測狀態(tài)，重復執(zhí)行相應的操作，也是增強可靠性的一個方法。

（2）電路板設計 由于DSP控制器工作頻率較高，即使電路原理圖設計正確，若印制電路板設計不當，也會對DSP控制器的可靠性產(chǎn)生不利影響。例如，如果印制板兩條細平行線靠得很近，則會形成信號波形的延遲，在傳輸線的終端形成反射噪聲。因此，在設計DSP控制器印制電路板時，應注意采用正確的方法。

1）地線設計。在DSP電路中，接地是控制干擾的重要方法，如能將接地和屏蔽正確結合起來使用，可解決大部分干擾問題。在一塊電路板上，DSP控制器同時集成了數(shù)字電路和模擬電路，設計電路板時，應使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。盡量加粗接地線，同時將接地線構成閉環(huán)路。

2）配置去耦電容。在直流電源回路中，負載的變化會引起電源噪聲。例如在數(shù)字電路中，當電路從一個狀態(tài)轉換為另一種狀態(tài)時，就會在電源線上產(chǎn)生一個很大的尖峰電流，形成瞬變的噪聲電壓。配置去耦電容可以抑制因負載變化而產(chǎn)生的噪聲，是DSP電路板的可靠性設計的一種常規(guī)做法：電源輸人端可跨接一個10～100μF的電解電容器；為每個集成電路芯片配置一個0.01 μF的陶瓷電容器；對于關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在芯片的電源線和地線間直接接入去耦電容。注意去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。

3）電路板器件的布置。在器件布置方面與其他邏輯電路一樣，應把相互有關的器件盡量放得靠近些，這樣可以獲得較好的抗噪聲效果。時鐘發(fā)生器、晶振和CPU的時鐘輸人端都易產(chǎn)生噪聲，這些器件要相互靠近些，同時遠離模擬器件。

提高開關頻率可以減小電感值，從而減小電感的體積，但受功率管開關頻率和開關損耗限制，合理的開關頻率為10～20kHz，這里定為20kHz。