[導讀]SiP組件的失效模式主要表現(xiàn)為硅通孔（TSV）失效、裸芯片疊層封裝失效、堆疊封裝（PoP）結構失效、芯片倒裝焊失效等，這些SiP的高密度封裝結構失效是導致SiP產(chǎn)品性能失效的重要原因。
SiP組件的失效模式主要表現(xiàn)為硅通孔（TSV）失效、裸芯片疊層封裝失效、堆疊封裝（PoP）結構失效、芯片倒裝焊失效等，這些SiP的高密度封裝結構失效是導致SiP產(chǎn)品性能失效的重要原因。
圖1 采用TSV通孔互連的堆疊芯片封裝結構
1．TSV凸起
TSV凸起，即出現(xiàn)在TSV表面的突出物，TSV表面的凸起示意圖如圖2所示，由于TSV凸起會損傷晶圓，對芯片堆疊結構的電互連構成潛在的風險。凸起的工藝缺陷原因在于，硅片通孔Cu電鍍之后，晶片表面多余的Cu需要通過化學機械研磨去除并進行退火處理，退火前后溫差較大，Cu與Si之間的熱膨脹系數(shù)（CTE）失配，引起TSV內(nèi)部電鍍Cu材料產(chǎn)生較大的應力，而電鍍Cu又受到周圍Si襯底材料的約束，為了釋放內(nèi)部應力，電鍍Cu只能垂直向外擴張，從而形成凸起。凸起缺陷產(chǎn)生于退火工藝，不同的退火條件對凸起的影響差異很大，退火溫度越高，凸起越明顯。另外，退火時間和TSV直徑、深度、間距等參數(shù)對凸起的形成也起到一定的作用。
圖2 TSV表面的凸起示意圖
2．TSV填充空洞
TSV填充空洞缺陷，如圖3所示。TSV填充空洞產(chǎn)生在TSV通孔填充結構中，將導致TSV互連電阻增加，甚至導致SiP組件開路失效，如果空洞產(chǎn)生在絕緣層內(nèi)，如TSV的側(cè)壁，將導致TSV和硅襯底間短路，產(chǎn)生漏電流。這種因填充不完全導致的空洞，是TSV工藝缺陷最普遍的問題。其主要原因在于，電鍍時TSV通孔底部存在氣泡，在TSV電鍍Cu過程中，Cu填充過程是由側(cè)壁向中間進行的，而Cu的沉積速率隨電鍍電流密度的增大而加快，由于TSV通孔口處的電鍍電流密度較大，使得通孔口處的Cu比中間更早填充滿，導致TSV通孔底部因不能繼續(xù)填充而產(chǎn)生空洞，可以利用真空預處理顯著改善TSV電鍍效果。使Cu填充率接近100%。另外，刻蝕工藝產(chǎn)生的貝殼效應導致孔壁不平整、潤濕不良，也是形成TSV填充空洞的一個關鍵因素。
圖3 TSV填充空洞缺陷
3．TSV開裂分層
TSV填充材料和其他高溫工藝的作用，還可能產(chǎn)生另一類高發(fā)缺陷—開裂分層。由于填充金屬Cu、Si襯底和絕緣層SiO2之間的熱膨脹系數(shù)不匹配，制造封裝過程中的TSV內(nèi)部將產(chǎn)生顯著的熱機械應力。在熱機械應力的作用下，TSV微凸點將有可能發(fā)生開裂，凸點與通孔、焊盤之間有可能分層。微凸點是TSV互連的組成部分，實現(xiàn)上下堆疊層的電連接，微凸點的開裂缺陷引起凸點電阻增加，影響器件的電性能。
當TSV結構合理時，Cu區(qū)產(chǎn)生的應力很小，不會引起失效。然而這些應力的疊加與TSV的工藝缺陷結合極有可能產(chǎn)生失效，如瞬間界面分層、微凸點開裂和TSV開裂等。
二、芯片堆疊失效模式和機理
SiP組件的芯片疊層結構，大部分采用引線鍵合方式和引線鍵合/倒裝焊混合的方式互連。疊層芯片封裝的失效通常包括芯片開裂、分層、鍵合失效（開路或短路），以及其他與工藝相關的缺陷。
1．芯片開裂
造成疊層芯片開裂的原因主要有兩個：一是過大的機械應力造成芯片開裂；二是溫變應力和熱失配，由于芯片和與其接觸材料之間的熱膨脹系數(shù)不匹配，在回流焊等溫度變化大的情況下熱膨脹程度不一樣，在接觸面會產(chǎn)生剪切應力和張應力，芯片有微小裂紋的地方受到應力作用極易開裂。
2．分層
分層可能出現(xiàn)在芯片與引線框、芯片與焊點、引線框與塑封料、芯片與塑封料、焊點與基板等位置。引起分層的原因有熱機械失配、機械負載、體積收縮或膨脹、內(nèi)部壓力、界面反應（如氧化、潮濕、污染等）引起的黏膠劑脫落。
3．鍵合失效
鍵合失效表現(xiàn)主要為鍵合點開路和鍵合絲斷。造成鍵合點開路的可能原因有金鋁化合物失效、鍵合工藝不良、熱疲勞開裂、腐蝕等。鍵合絲斷的原因主要是大電流熔斷和機械應力。
4．工藝缺陷
晶片減薄工藝造成的缺陷主要是粗糙與翹曲問題。減薄的晶圓厚度低，易斷裂，并且因背面研磨常使芯片表面凹凸不平，容易在局部產(chǎn)生較大應力，晶圓劃片的主要問題是崩裂、背崩現(xiàn)象。由于晶圓很薄、很脆，背崩就可能延伸到晶圓正面，發(fā)生崩裂；如果崩裂程度輕微，不易被發(fā)現(xiàn)，可能會在后期影響器件的可靠性。疊層芯片封裝潛在的可靠性問題：因布局結構帶來疊層芯片的受力不均；堆疊對準精度差，影響導電等性能；模塑封裝工序使用的材料不當將會引入熱失配、氣密不佳和散熱差等諸多問題。
三、 PoP封裝堆疊失效模式和機理
堆疊封裝（PoP）又稱為封裝堆疊，是指在底部帶封裝的元器件上面再疊放一個帶封裝的元器件，例如，邏輯模塊 存儲模塊，這種疊層通常在2～4層，存儲型PoP可達到8層，SiP組件存儲芯片封裝和邏輯芯片封裝的PoP結構如圖4所示。
SiP組件中PoP封裝結構的失效模式，主要有翹曲、焊點失效、下填充膠分層開裂、工藝缺陷。
1．翹曲
PoP面臨的最嚴重的可靠性問題是翹曲，封裝體由于受力不平衡引起彎曲變形。翹曲是因為材料間的熱膨脹系數(shù)不匹配，再加上黏著力的限制，在外界溫度變化的影響下，封裝材料間應釋放因溫度影響而產(chǎn)生的內(nèi)應力，故而通過翹曲變形來消除內(nèi)應力?；搴托酒g的熱膨脹系數(shù)失配是產(chǎn)生翹曲變形的主要原因，常發(fā)生于溫度變化大的回流焊工藝。翹曲分為正變形和負變形，向上凸為正變形，向下凹為負變形，PoP翹曲形狀如圖5所示。
圖5 PoP翹曲形狀
2．焊點失效
PoP焊點常見的工藝缺陷有空洞、開裂、未對準、橋連、枕頭效應、間距問題等。當上下兩個封裝體進行堆疊時，頂層封裝體的下表面焊點和底層封裝體的上表面焊點進行融合，可能出現(xiàn)上下焊點沒有完全融合的枕頭效應，PoP焊點枕頭效應微觀形貌如圖6所示。
圖6 PoP焊點枕頭效應微觀形貌
如果底層芯片使用倒裝焊連接，由于芯片和基板之間的熱膨脹系數(shù)不一致，在熱循環(huán)作用下，芯片和基板收縮和擴張的程度不同，焊點將承受周期性剪切應力從而引起焊點變形和蠕變失效，最終導致焊點開裂。
3．下填充膠分層開裂
由于塑性基板與芯片的膨脹系數(shù)相差比較大，兩者在溫變大的情況下將對焊點產(chǎn)生剪切應力。為了減小焊點承受的剪切應力，通常在縫隙之間會加入填充膠，而填充膠在熱循環(huán)應力的頻繁作用下會發(fā)生分層開裂。
4．工藝缺陷
在PoP焊接過程中可能出現(xiàn)的缺陷有底部元器件短路，可能的原因有錫膏印刷、貼裝壓力、元件受熱變形；頂部元器件電氣開路，可能的原因有元件受熱變形、焊球高度差異、潤濕不良、底部元件模塑過厚、回流溫度過高；頂部元器件電氣短路，可能的原因有助焊劑過多、熱變形、貼裝精度差等。
一、TSV失效模式和機理
TSV是SiP組件中一種系統(tǒng)級架構的新的高密度內(nèi)部互連方式，采用TSV通孔互連的堆疊芯片封裝結構，如圖1所示。TSV的工藝缺陷是導致其通孔互連失效的主要原因，有關TSV的工藝缺陷主要有以下3種模式。圖1 采用TSV通孔互連的堆疊芯片封裝結構
1．TSV凸起
TSV凸起，即出現(xiàn)在TSV表面的突出物，TSV表面的凸起示意圖如圖2所示，由于TSV凸起會損傷晶圓，對芯片堆疊結構的電互連構成潛在的風險。凸起的工藝缺陷原因在于，硅片通孔Cu電鍍之后，晶片表面多余的Cu需要通過化學機械研磨去除并進行退火處理，退火前后溫差較大，Cu與Si之間的熱膨脹系數(shù)（CTE）失配，引起TSV內(nèi)部電鍍Cu材料產(chǎn)生較大的應力，而電鍍Cu又受到周圍Si襯底材料的約束，為了釋放內(nèi)部應力，電鍍Cu只能垂直向外擴張，從而形成凸起。凸起缺陷產(chǎn)生于退火工藝，不同的退火條件對凸起的影響差異很大，退火溫度越高，凸起越明顯。另外，退火時間和TSV直徑、深度、間距等參數(shù)對凸起的形成也起到一定的作用。
圖2 TSV表面的凸起示意圖
2．TSV填充空洞
TSV填充空洞缺陷，如圖3所示。TSV填充空洞產(chǎn)生在TSV通孔填充結構中，將導致TSV互連電阻增加，甚至導致SiP組件開路失效，如果空洞產(chǎn)生在絕緣層內(nèi)，如TSV的側(cè)壁，將導致TSV和硅襯底間短路，產(chǎn)生漏電流。這種因填充不完全導致的空洞，是TSV工藝缺陷最普遍的問題。其主要原因在于，電鍍時TSV通孔底部存在氣泡，在TSV電鍍Cu過程中，Cu填充過程是由側(cè)壁向中間進行的，而Cu的沉積速率隨電鍍電流密度的增大而加快，由于TSV通孔口處的電鍍電流密度較大，使得通孔口處的Cu比中間更早填充滿，導致TSV通孔底部因不能繼續(xù)填充而產(chǎn)生空洞，可以利用真空預處理顯著改善TSV電鍍效果。使Cu填充率接近100%。另外，刻蝕工藝產(chǎn)生的貝殼效應導致孔壁不平整、潤濕不良，也是形成TSV填充空洞的一個關鍵因素。
圖3 TSV填充空洞缺陷
3．TSV開裂分層
TSV填充材料和其他高溫工藝的作用，還可能產(chǎn)生另一類高發(fā)缺陷—開裂分層。由于填充金屬Cu、Si襯底和絕緣層SiO2之間的熱膨脹系數(shù)不匹配，制造封裝過程中的TSV內(nèi)部將產(chǎn)生顯著的熱機械應力。在熱機械應力的作用下，TSV微凸點將有可能發(fā)生開裂，凸點與通孔、焊盤之間有可能分層。微凸點是TSV互連的組成部分，實現(xiàn)上下堆疊層的電連接，微凸點的開裂缺陷引起凸點電阻增加，影響器件的電性能。
當TSV結構合理時，Cu區(qū)產(chǎn)生的應力很小，不會引起失效。然而這些應力的疊加與TSV的工藝缺陷結合極有可能產(chǎn)生失效，如瞬間界面分層、微凸點開裂和TSV開裂等。
二、芯片堆疊失效模式和機理
SiP組件的芯片疊層結構，大部分采用引線鍵合方式和引線鍵合/倒裝焊混合的方式互連。疊層芯片封裝的失效通常包括芯片開裂、分層、鍵合失效（開路或短路），以及其他與工藝相關的缺陷。
1．芯片開裂
造成疊層芯片開裂的原因主要有兩個：一是過大的機械應力造成芯片開裂；二是溫變應力和熱失配，由于芯片和與其接觸材料之間的熱膨脹系數(shù)不匹配，在回流焊等溫度變化大的情況下熱膨脹程度不一樣，在接觸面會產(chǎn)生剪切應力和張應力，芯片有微小裂紋的地方受到應力作用極易開裂。
2．分層
分層可能出現(xiàn)在芯片與引線框、芯片與焊點、引線框與塑封料、芯片與塑封料、焊點與基板等位置。引起分層的原因有熱機械失配、機械負載、體積收縮或膨脹、內(nèi)部壓力、界面反應（如氧化、潮濕、污染等）引起的黏膠劑脫落。
3．鍵合失效
鍵合失效表現(xiàn)主要為鍵合點開路和鍵合絲斷。造成鍵合點開路的可能原因有金鋁化合物失效、鍵合工藝不良、熱疲勞開裂、腐蝕等。鍵合絲斷的原因主要是大電流熔斷和機械應力。
4．工藝缺陷
晶片減薄工藝造成的缺陷主要是粗糙與翹曲問題。減薄的晶圓厚度低，易斷裂，并且因背面研磨常使芯片表面凹凸不平，容易在局部產(chǎn)生較大應力，晶圓劃片的主要問題是崩裂、背崩現(xiàn)象。由于晶圓很薄、很脆，背崩就可能延伸到晶圓正面，發(fā)生崩裂；如果崩裂程度輕微，不易被發(fā)現(xiàn)，可能會在后期影響器件的可靠性。疊層芯片封裝潛在的可靠性問題：因布局結構帶來疊層芯片的受力不均；堆疊對準精度差，影響導電等性能；模塑封裝工序使用的材料不當將會引入熱失配、氣密不佳和散熱差等諸多問題。
三、 PoP封裝堆疊失效模式和機理
堆疊封裝（PoP）又稱為封裝堆疊，是指在底部帶封裝的元器件上面再疊放一個帶封裝的元器件，例如，邏輯模塊 存儲模塊，這種疊層通常在2～4層，存儲型PoP可達到8層，SiP組件存儲芯片封裝和邏輯芯片封裝的PoP結構如圖4所示。
SiP組件中PoP封裝結構的失效模式，主要有翹曲、焊點失效、下填充膠分層開裂、工藝缺陷。
1．翹曲
PoP面臨的最嚴重的可靠性問題是翹曲，封裝體由于受力不平衡引起彎曲變形。翹曲是因為材料間的熱膨脹系數(shù)不匹配，再加上黏著力的限制，在外界溫度變化的影響下，封裝材料間應釋放因溫度影響而產(chǎn)生的內(nèi)應力，故而通過翹曲變形來消除內(nèi)應力?；搴托酒g的熱膨脹系數(shù)失配是產(chǎn)生翹曲變形的主要原因，常發(fā)生于溫度變化大的回流焊工藝。翹曲分為正變形和負變形，向上凸為正變形，向下凹為負變形，PoP翹曲形狀如圖5所示。
圖5 PoP翹曲形狀
2．焊點失效
PoP焊點常見的工藝缺陷有空洞、開裂、未對準、橋連、枕頭效應、間距問題等。當上下兩個封裝體進行堆疊時，頂層封裝體的下表面焊點和底層封裝體的上表面焊點進行融合，可能出現(xiàn)上下焊點沒有完全融合的枕頭效應，PoP焊點枕頭效應微觀形貌如圖6所示。
圖6 PoP焊點枕頭效應微觀形貌
如果底層芯片使用倒裝焊連接，由于芯片和基板之間的熱膨脹系數(shù)不一致，在熱循環(huán)作用下，芯片和基板收縮和擴張的程度不同，焊點將承受周期性剪切應力從而引起焊點變形和蠕變失效，最終導致焊點開裂。
3．下填充膠分層開裂
由于塑性基板與芯片的膨脹系數(shù)相差比較大，兩者在溫變大的情況下將對焊點產(chǎn)生剪切應力。為了減小焊點承受的剪切應力，通常在縫隙之間會加入填充膠，而填充膠在熱循環(huán)應力的頻繁作用下會發(fā)生分層開裂。
4．工藝缺陷
在PoP焊接過程中可能出現(xiàn)的缺陷有底部元器件短路，可能的原因有錫膏印刷、貼裝壓力、元件受熱變形；頂部元器件電氣開路，可能的原因有元件受熱變形、焊球高度差異、潤濕不良、底部元件模塑過厚、回流溫度過高；頂部元器件電氣短路，可能的原因有助焊劑過多、熱變形、貼裝精度差等。
下載文檔
