引 言

FPGA 硬件資源和ARM 處理器的片內緊密耦合是Altera SoC FPGA 體系結構最顯著的優(yōu)勢。Altera SoC FPGA 使用高寬帶干線互聯，在 FPGA 架構中集成了基于 ARM 的硬核處理器系統(tǒng)（HPS），該系統(tǒng)包括處理器、外設和存儲器接口?？赏瑫r實現硬核知識產權（IP）的性能和低功耗，以及可編程邏輯的靈活性 [1]。ARM 的AMBA NIC-301 網絡互聯基礎架構提供了三種交換架構——L3 主交換、L3 主機外設交換、L3 從機外設交換。在 L3 主交換和 FPGA 之間則由FPGA- to-HPS 總線橋 、HPS-to-FPGA 總線橋、輕量級的 HPS-to- FPGA 總線橋連接，HPS-to-FPGA 總線橋上可以掛載 AXI 接口邏輯或 Avalon 接口邏輯，實現處理器對FPGA 中寄存器的訪問。

在實際應用中，許多功能簡單的FPGA 邏輯與ARM 之間的數據交換量不是很多，交換速度要求不高，這樣就可以通過在總線上掛載通用的異步接口來實現 ARM 對這類外設或邏輯的訪問。Altera 提供了一種Avalon Tri-State Conduit Components， 該組件可以實現多種異步接口的時序如 CFI Flash、SSRAM、8086 接口外設等，可使開發(fā)者快速實現簡單有效的數據訪問。

1 硬件設計

1.1 異步接口的實現

本系統(tǒng)可在友晶科技的DE1-SOC 開發(fā)板上實現，其系統(tǒng)架構如圖 1 所示。

從圖 1可以看出， 雙核 CortexA9由經 L3主交換通過輕量級的HPS-to-FPGA總線橋對Avalon三態(tài)電路組件訪問。Altera提供的 Avalon三態(tài)電路組件包括，通用三態(tài)控制器（GenericTri-StateConduitController）、三態(tài)引腳共享器（Tri-State Conduit Pin Sharer）、三態(tài)橋（Tri-State Conduit）[2]。 通用三態(tài)控制器提供了自定義的數據位寬和時序功能，以提供不同的外設兼容。三態(tài)引腳共享器則可將多個態(tài)控制的地址、數據、讀寫信號共享到一個三態(tài)橋上，配合片選信號控制特定的外設，三態(tài)橋則實現了與外界的雙向數據通路接口。

本設計通過 QuartusII軟件中的 Qsys工具向HPS的輕量級HPS-to-FPGA總線橋主端（h2f_lw_axi_master）添加了Avalon通用三態(tài)電路組件，硬核系統(tǒng)的Qsys互聯如圖2所示。

圖2 中ext_bus 即為三態(tài)控制器，其包含片選信號、讀信號、寫信號、片選、讀信號、寫信號、16 位地址線和 16 位數據線。

1.2 異步接口解析邏輯的實現

與上述異步接口對應，解析邏輯包括片選信號 cs_n、讀使能 oe_n、寫使能 wr_n、16 位的地址 addr 和 16 位雙向數據線data。當cs_n 為低電平且是 oe_n 的下降沿時，總線根據給出的addr上的地址在相應的mem 寄存器上讀取數據到data 數據線上完成讀操作；當 cs_n 為低電平且是wr_n 的上跳沿時， 總線根據給出的addr上的地址將 data 數據線上的數據寫入對應的mem 寄存器完成寫操作。mem 寄存器讀寫的HDL 代碼如下：

2 軟件設計

2.1 在設備樹中添加接口信息

為解決arm 體系內核代碼中充斥著大量的板級垃圾代碼， Device Tree（設備樹）被引入到 Linux 3.x 內核中。Device Tree 是一種用以描述硬件的數據結構，由一系列的硬件節(jié)點和屬性構成，許多硬件細節(jié)可以直接透過它傳遞給內核 [3]。在修改硬件后，一般要修改相應的設備樹描述文件與之對應以便內核能正確識別硬件。由于在上述過程中，三態(tài)控制被添加到輕量級的HPS-to-FPGA 總線上，對應需要修改相關設備描述信息如下：

hps_0_h2f_lw ：bridge@0xff200000 {

compatible = "altr，h2f_lw_bridge-1.0"，"simple-bus" ；

reg = < 0xFF200100 0x00200000 > ；

ranges = < 0x00000100 0xFF200100 0x00000080 

                0x00030000 0xFF230000 0x00010000

              > ；

ext_bus ：bus_ctr@0x30000 {

compatible =“altr，generic_tristate_controller-14.0”，

“altr，generic_tristate_controller-1.0”；

reg = < 0x00030000 0x00010000 > ；

} ；//end bus_ctr@0x30000（bus_ctr_0）

} ；//endbridge@0xff200000（hps_0_h2f_lw）

由描述信息可知，ext_bus位于h2f_lw（輕量級的HPS- to-FPGA總線橋）下。它的起始地址為 0xFF23000（總線地址0xff200000 + 偏移地址為 0x30000），地址長度為 0x10000。

2.2 應用程序設計

Linux 應 用 程 序 通 過 Linux 內 核 的 memory-mapped device 驅動訪問[4]，由ext_bus 所在的物理地址進而實現對ext_bus 所在的地址空間進行讀寫。首先，使用系統(tǒng) open 函數打開/dev/mem 設備，然后調用系統(tǒng) mmap 函數映射 HPS 的 L3 外設區(qū)域的物理地址到一個虛擬地址， 并根據輕量級HPS-to-FPGA 總線相對于L3 外設區(qū)域基地址的偏移量和ext_bus 相對于輕量級HPS-to-FPGA 總線的偏移量計算出ext_bus 的虛擬地址。讀寫則直接操作對應的虛擬地址完成操作，異步總線的地址獲取代碼實現如下：

3 結 語

實驗表明，這種設計方法可以正確有效地完成對異步接口的讀寫操作。其設計思路非常簡單，只需要將控制器添加到總線上，在應用程序中操作相應的虛擬地址即可，是一種快速有效的ARM 與FPGA 數據交換的實現方式。