印刷電路板 (PCB) 布局設計在實現四開關降壓-升壓穩(wěn)壓器的高性能方面發(fā)揮著關鍵作用。我們討論了放置穩(wěn)壓器電源組件的策略、交流電流環(huán)路設計和電流檢測走線布線。在文章中，我將重點介紹柵極驅動器和返回路徑的最佳布線。

四個金屬氧化物半導體場效應晶體管 (MOSFET) 中的每一個的柵極驅動信號都沿著閉環(huán)運行。圖 1以LM34936 或LM5176 四開關降壓-升壓控制器為例。

圖1：門驅動和返回路徑路線

在實際電路中，PCB 走線通常具有寄生電阻、電感和電容。柵極驅動器的 PCB 走線電容通?？梢院雎圆挥?，因此我將在此處忽略它。圖 2 顯示了等效的柵極驅動電路。R Trace1是 PCB 驅動走線電阻，R Trace2是驅動返回走線電阻，L Trace1是驅動走線雜散電感，L Trace2是返回路徑電感，Ciss 是 MOSFET 柵極輸入電容。走線電阻和電感會導致柵極信號延遲；因此，最好使驅動器和返回走線盡可能短。

圖2：柵極驅動等效電路

鑒于電路板面積限制，不可能將驅動器放置在非?？拷?MOSFET 的位置。即使MOSFET是不是很緊密，有可能使[R TRACE1和R TRACE2在大多數設計<1Ω。大號TRACE1和L TRACE2如果跟蹤路由是窮人成為顯著，但是。幾納亨的電感可能會與 MOSFET 柵極電容發(fā)生劇烈共振，并產生柵極電壓振鈴，如圖3所示。如果振鈴幅度超過 MOSFET 柵極閾值電壓 Vth，則會導致不必要的額外開關動作，并導致 MOSFET 內部出現嚴重的開關損耗。

圖3：門振鈴和不需要的額外開關動作

那么如何才能最小化柵極驅動電感呢？根據物理學，柵極驅動電感與驅動電流環(huán)路所包圍的空間面積成正比，即實際驅動和返回走線定義的面積。最小化驅動電流環(huán)路的空間面積應該是我們在路由 MOSFET 驅動和返回路徑時的主要關注點。

假設驅動器位于 A 點，MOSFET 位于 PCB 上的 B 點；驅動器走線必須從 A 點路由到 B 點，然后返回到 A 點。還假設從 A 到 B 的直線走線是不可能的，因為其他組件在路上。圖 4 顯示了兩種不同的路由模式。顯然，選項 2 包含最小的空間區(qū)域，因此產生的電感最小，即使總走線長度與選項 1 相同。此示例清楚地表明最佳布線是將驅動器和返回走線靠近放置并排顯示驅動器和 MOSFET 之間的整個距離。

圖4：PCB 上 A 點和 B 點之間電流回路走線的布線模式

同樣，考慮到電路板面積的限制，有時沒有空間將一對驅動和返回走線并排放置在同一層上。一種解決方案是在相鄰層上驅動走線的陰影中布線返回走線，如圖 5 所示，其中驅動走線從第 1 層上的 A 點（驅動）到 B 點（MOSFET），并取通過孔連接到第 2 層，然后返回驅動器走線陰影中的 A 點。這樣，驅動走線和返回走線在垂直方向上基本并排緊密，最大限度地減少了信號環(huán)路所包圍的空間面積。

圖5：在相鄰層上驅動走線的陰影中布置返回走線以最小化環(huán)路電感

在為兩條高側 MOSFET 驅動走線（即 HDRV1/SW1 和 HDRV2/SW2 走線）布線時，我們應該應用這些方案，無論是并排運行還是遮蔽。對于兩個低側 MOSFET，兩個驅動返回路徑返回 PGND 引腳。如果 PCB 有多個包含接地層的層，那么我們只需要布線 LDRV1 和 LDRV2 走線并讓返回路徑占用接地層。由于電流自然流經阻抗最小的路徑，因此返回路徑實際上將位于 LDRV1 或 LDRV2 走線的陰影中，如圖 5 所示。

如果接地層不可用，那么我們可以在同一層上并排布線驅動和返回走線。應該有兩對專用走線：一對 LDRV1/PGND 走線和一對 LDRV2/PGND 走線用于兩個低側 MOSFET。

結論

為了優(yōu)化四開關降壓-升壓性能，應盡可能縮短柵極驅動走線。如果 PCB 空間不允許我們將 MOSFET 放置在離驅動器非常近的位置，則路由柵極驅動信號，使驅動和返回走線對緊密并排放置 - 位于同一 PCB 層或相鄰的 PCB 層上層 - 最小化驅動信號環(huán)路所包圍的空間區(qū)域。這樣做可以最大限度地減少寄生電感，防止柵極驅動振鈴，最大限度地減少開關損耗并實現四開關降壓-升壓轉換器的高性能。