被C视频免费色色,无码动漫午夜一区二区三区

當(dāng)前位置：首頁 > 公眾號精選 > 芯片驗證工程師

[導(dǎo)讀]競爭冒險這個含義其實廣泛存在各個領(lǐng)域，本質(zhì)上是指當(dāng)兩個或多個進程同時訪問一個相同對象的場景。組合邏輯環(huán)moduleCMBLOP(o,a,b,c);outputo;inputa,b,c;rego;wirem=a|o;wiren=b|m;always@(corn)o=c|n;endm...

競爭冒險這個含義其實廣泛存在各個領(lǐng)域，本質(zhì)上是指當(dāng)兩個或多個進程同時訪問一個相同對象的場景。

組合邏輯環(huán)

module CMBLOP (o, a, b, c);output o;input a, b, c;reg o;wire m = a | o;wire n = b | m;always @(c or n)o = c | n;endmodule在一般的數(shù)字設(shè)計中不用使用組合邏輯環(huán)，需要在其中進行插拍（異步設(shè)計除外）。

仿真競爭冒險：在兩個或兩個以上變量之間沒有電路邏輯環(huán)，但有一個仿真反饋路徑。

module SIMLOP;wire a, c;reg b;always @ (a or c) beginb = a;endassign c = b;endmodule

Verilog語句塊有很多是并發(fā)的，不同的仿真器執(zhí)行的順序可能不一致

Write - Write Contention Race

module wr_wr_race (clk, a, b); //Write – Write Raceinput clk,b;output a;wire d1, d2;reg c1, c2, a; always @(posedge clk) c1 = b;always @(posedge clk) c2 = ~b;assign d1 = c1;assign d2 = c2;always @(d1) a = d1;always @(d2) a = d2; endmoduleWrite-Write競爭冒險可以通過將寫入操作合并成單個進程來解決。

Read - Write Contention Race

always @(posedge clk) /* write process */status_reg = new_val;always @(posedge clk) /* read process */status_output = status_reg;上述讀寫競爭冒險可以通過non-blocking賦值解決。

避免競爭冒險的幾個建議：

1.使用non blocking賦值。

2.一個寄存器只在單個語句塊中賦值。

3.assign賦值語句僅用來連接，不用來產(chǎn)生邏輯。

本站聲明：本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點，本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系本站刪除。