如今的集成電路(Integrated Circuit，IC)設計往往要求芯片包含多個工作模式，并且在不同工藝角(corner)下能正常工作。工藝角和工作模式的增加，無疑使時序收斂面臨極大挑戰(zhàn)。本文介紹了一種在多工藝角多工作模式下快速實現(xiàn)時序收斂的技術---MCMM(Multicorner-MulTImode)技術，該技術將工藝角和模式進行組合，對時序同時進行分析和優(yōu)化，到達快速實現(xiàn)時序收斂的目的。該技術應用于一個80萬門基于TSMC 0.152μm logic 工藝的電力網(wǎng)載波通信(PLC)芯片設計，設計實例表明，利用MCMM 技術不但可以解決時序難以收斂的問題，而且大大降低了芯片設計周期。

1 引言

隨著集成電路工藝的不斷發(fā)展，芯片受工藝、電壓、溫度(Process、Voltage、Temperature，PVT)的影響越來越嚴重，需要使用更多的工藝角來保證芯片在不同條件下能穩(wěn)定工作;與此同時，隨著芯片測試需求的增加和功能的增強，芯片的工作模式也在不斷增加，這給芯片版圖設計者帶來了一系列的困難，其中最困難的當然是如何快速實現(xiàn)時序收斂，縮短設計周期。設計者必須保證芯片在相同工作模式不同工藝角下的時序收斂，當工藝角和工作模式數(shù)量多的時候，使用傳統(tǒng)的方法來實現(xiàn)時序收斂絕非一件易事，需要大量的人工工作進行大量反復迭代，分析并消除模式之間的影響，有時甚至會出現(xiàn)時序難以收斂的情況。我們實驗室設計的PLC 芯片，正是采用了Synopsis 公司IC Compiler 軟件的MCMM 設計技術，完全放棄了傳統(tǒng)的時序收斂方法，有效加速了實現(xiàn)時序收斂，縮短了設計周期。

2 傳統(tǒng)的時序收斂實現(xiàn)方法

在傳統(tǒng)的時序收斂和分析方法下，版圖設計工程師需要在不同的工作模式之間來回切換設計約束進行分析優(yōu)化，以滿足同一時序路徑在不同模式下的時序要求，如圖1所示。

從圖1中可以看出，這種方法的缺點是版圖工具無法同時覆蓋到所有模式下的時序，必須以串行的方法來修復各個模式的時序，還必須保證修復過程中模式之間沒有影響，這無疑增加了各個模式之間的切換迭代次數(shù)和人工手動ECO 的時間。如果芯片的工藝角和模式越多，切換迭代次數(shù)就越多，工作量會大到讓設計者難以接受的地步。

3 基于MCMM 技術

快速時序收斂實現(xiàn)方法MCMM 技術實現(xiàn)時序收斂的基本思想是，工藝角和模式組成場景(scenario)，版圖設計軟件IC Compiler"吃進"所有scenario 的時序約束，激活關鍵的scenario，讓軟件自行評估和優(yōu)化。同一條違例時序路徑可能出現(xiàn)在不同的scenario中，評估這條違例路徑在不同scenario中的時序裕量大小，例如一條路徑在scenario1 中的裕量為-1，在scenario2中的裕量為-0.2，則認為其在scenario1中的權重更高，在權重最高的scenario1 中進行修復。很明顯，與傳統(tǒng)方法相比，MCMM 技術將時序收斂的處理變以往的"串行"為"并行"，并且模式之間的影響完全交給版圖軟件來分析，省去了人工手動ECO的工作，從而大大減少了時序收斂的迭代次數(shù)和設計時間。

4 應用舉例

以實驗室一款PLC芯片為例，具體介紹如何使用MCMM技術來加速時序收斂。

4.2 基于MCMM 的時序收斂實現(xiàn)

在同時激活10 個scenario 的情況下，會出現(xiàn)服務器內(nèi)存溢出，死機等狀況，導致設計無法順利進行。我們對這10 個scenario 進行了分析，其中MBIST_MAX,SHIFT_MAX,CAPTURE_MAX,MISSION 60_MAX 這4 個scenario 中，時鐘頻率最大的是MISSION60_MAX 中的60MHz，其余三個scenario 時鐘頻率只有10MHz，建立時間裕量都在9.9ns 以上，即使在修復過程中不激活，修復其它scenario 時帶來的影響在承受范圍之內(nèi)，也不會對后續(xù)的繞線產(chǎn)生影響;在MISSION90_MAX 這個scenario中，時鐘頻率是90MHz，建立時間雖然沒有違例，但是留下的裕量只有0.84ns，不足以抵擋修復其它scenario時帶來的影響;剩下的5 個scenario 中，都有保持時間違例，必須進行修復。基于以上分析，我們選擇同

時激活MISSION90_MAX, MISSION_MIN, MISSION 60_MIN, MBIST_MIN, SHIFT_MIN, CAPTURE_MIN這6個關鍵scenario 進行時序收斂，具體腳本如下：set_acTIve_scenarios {MISSION90_MAX MISSION90_MIN MISSION60_MIN MBIST_MIN SHIFT_MIN CAPTURE_MIN}(激活關鍵scenario)foreach scenario [all_acTIve_scenarios] {

current_scenario scenario set_clock_uncertainty -hold 0.2 [all_clocks]set_clock_uncertainty -setup 0.6 [all_clocks] set_prefer -min{tcb0152gbwp7twc/DEL015BWP7Ttcb0152gbwp7twc/DEL02BWP7T}set_fix_hold_opTIons -preferred_buffer set_fix_hold [all_clocks]}(設定每個關鍵scenario 的時序裕量，用指定的std cell 來修復hold timing)update_clock_latency(更新clock 延遲)psynopt(進行時序修復)

4.3 結(jié)果分析

經(jīng)以上操作，6個scenario 的時序路徑同時經(jīng)過優(yōu)化之后，結(jié)果如表2 所示。

表2中結(jié)果表明，幾乎所有模式都已經(jīng)滿足了時序要求， 只有MISSION90_MAX 的scenario有setup 時序的違例，為了修復該違例，只需激活該scenario，重新一次“psynopt”就可以到達時序要求。

我們也嘗試用傳統(tǒng)方法來修復該芯片的時序，由于模式數(shù)量多，導致模式間來回切換次數(shù)多于20次，加上模式之間時序干擾嚴重，人工參與分析工作量很大，時序收斂所需要的時間遠遠多于用MCMM技術所花的時間，MCMM 技術優(yōu)勢非常明顯，具體結(jié)果如表3所示。5 結(jié)語和展望

本文介紹了IC Compiler 的MCMM 同步優(yōu)化技術，用一個設計實例闡述該技術的具體實現(xiàn)過程，結(jié)果顯示大大節(jié)省了設計時間，也為版圖設計工程師解決了人工分析干預的難題，具有一定的實際應用價值。在設計過程中我們從CTS 階段后才開始采用MCMM 技術來達到芯片時序收斂的目的，在今后更復雜，要求更高的設計中，把MCMM 技術應用到一些關鍵步驟中，比如邏輯綜合和place 等，并且綜合考慮芯片功耗問題。

4.1 scenario 的定義

該芯片有2 種正常工作模式，時鐘頻率分別是90Mhz和60Mhz，3種DFT 測試模式，分別是shift模式，capture 模式和mbist 模式，需要工作在兩個工藝角下，WCCOM 和BCCOM，也就是5種模式2個工藝角組成了10 個scenario，每個scenario 指定對應的寄生模型(TLU+ 文件)，worst 和best，如表1所示。在WCCOM工藝角下檢查建立時間(setup time)，在BCCOM 工藝角下檢查保持時間(hold time)。定義scenario 的具體腳本如下：

create_scenario MISSION90_MAX (建立一個名叫MISSION90_MAXX 的scenario)set_operating_conditions

-analysis_typeon_chip_variation -max_library tcb0152gbwp7twc -max WCCOM(指定時序分析類型和對應corner下的lib 庫)set_tlu_plus_files -max_tluplus ./test/cl0152g_lp6m_worst.tlup -tech2itf_map ./techfiles/tluplus/star.map_6M(設定相應corner 的RC 寄生模型)source . /netlist /KOALA_ASIC_TOP_compiled_pass3_mission_90_mode_post.sdc(讀入該模式的時序約束文件)。