數(shù)字信號處理算法和集成電路迅猛發(fā)展，雖然許多類型的信號處理已經(jīng)由模擬電路轉(zhuǎn)換成數(shù)字電路來實現(xiàn)，但是在一塊芯片中，模擬電路是必不可少的。作為一個模擬電路設(shè)計師中的菜鳥，說一下自己學習和工作中的一些心得體會。

我從研究生開始接觸模擬集成電路到現(xiàn)在有四年了，有讀過“模擬芯片設(shè)計的四重境界”這篇文章，我現(xiàn)在應(yīng)該處于菜鳥的境界。

模擬電路設(shè)計和數(shù)字電路設(shè)計是有很大區(qū)別的，最基本的是模擬電路處理的是模擬信號，數(shù)字電路處理的數(shù)字信號。模擬信號在時間和值上是連續(xù)的，數(shù)字信號在時間和值上是離散的，基于這個特點，模擬電路設(shè)計在某些程度上比數(shù)字電路設(shè)計困難。模擬電路設(shè)計困難的具體原因如下：

1. 模擬設(shè)計需要在速度、功耗、增益、精度、電源電壓、噪聲、面積等多種因素間進行折中，而數(shù)字設(shè)計只需在功耗、速度和面積三個因素間進行平衡。

2. 模擬電路對噪聲、串擾和其他干擾比數(shù)字電路敏感得多。

3. 隨著工藝尺寸的不斷減小，電源電壓的降低和器件的二級效應(yīng)對模擬電路比數(shù)字電路的影響嚴重得多，給模擬設(shè)計帶來了新的挑戰(zhàn)。

4. 版圖對于模擬電路的影響遠大于數(shù)字電路，同樣的線路差的版圖會導(dǎo)致芯片無法工作。

我的模擬集成電路設(shè)計學習之路是從拉扎維的模擬CMOS集成電路設(shè)計這本書開始，這本書在現(xiàn)在工作中還是會去查看，是模擬集成電路設(shè)計的經(jīng)典教材之一。

我首先想談的就是關(guān)于模擬電路設(shè)計的相關(guān)課程和教材建議。模擬電路設(shè)計跟做其他事情一樣，首先要學會一些基本的準則、方法和知識點，而經(jīng)典的模擬電路設(shè)計教材就是這些東西的融合體，razavi的design of analog CMOS integrated circuits， sansen的analog design essentials， allen的CMOS Analog Circuit Design， paul gray的Analysis and Design of Analog Integrated Circuits以及baker的CMOS Circuit Design， Layout， and Simulation都是模擬電路設(shè)計經(jīng)典的教材，是即使已經(jīng)工作了都需要經(jīng)常閱讀的書籍。

razavi的design of analog CMOS integrated circuits非常適合入門學習，至于其他幾本教材的學習順序則根據(jù)自己的情況自行決定。

我覺得閱讀教材是在作者的幫助下分析電路，而做課后習題則是在鍛煉自己獨立分析電路和設(shè)計電路的能力，將書里的每個電路每個公式每個習題都自己分析推導(dǎo)一遍是非常有必要的，對掌握單級放大器、電流鏡，帶隙基準。

軌到軌輸入，class AB。運放。比較器等基本電路具有很大的幫助，可以為以后的發(fā)展打下良好的基礎(chǔ)。信號與系統(tǒng)和matlab是本科時期必須學好的技能，在研究生的學習以及以后的工作時經(jīng)常用到。

模擬電路設(shè)計重在學習和累積經(jīng)驗

學習模擬電路設(shè)計首先要從分析模擬電路開始，模擬電路分析應(yīng)遵循以下步驟：首先確定分析的目的，明確電路的問題;其次，將復(fù)雜電路分解成你熟識的基本電路模塊;第三，利用基本電路模塊的模型給系統(tǒng)建模;第四，對系統(tǒng)模型進行手工計算;第五，用仿真驗證手工計算結(jié)果，如若不一致，則必須仔細查找其原因，而不能盲目的相信仿真結(jié)果。

另外，在做電路設(shè)計時，要特別注意電路中的信號流，包括電源、地、時鐘、輸入信號到輸出信號的通路等關(guān)鍵通路，清楚了解整個系統(tǒng)的關(guān)鍵信號流，能更快找出電路中的問題，有效減少電路時的bug和縮短debug所用的時間。

例如，在圖1所示的密勒電容補償電路中，A點的信號到達B點有兩種方式，一種是信號流1通過電容饋通到B點，一種是信號流2通過MOS管到達B點。

信號流1中的A點和B點極性相同，信號流2中的A點和B點極性相反，所以由A到B的傳輸函數(shù)有一個右半平面的零點。

右半平面的零點減少了系統(tǒng)環(huán)路的相位裕度，會降低系統(tǒng)的穩(wěn)定性，所以在發(fā)現(xiàn)這個問題后可以及時將其彌補，以免芯片無法正常工作，降低產(chǎn)品研發(fā)的風險和成本。

前文中提到模擬電路的版圖設(shè)計不光關(guān)系到芯片的性能和面積，還會影響芯片的功能，使芯片完全失效，因此我還想談下模擬電路設(shè)計中的版圖設(shè)計。

現(xiàn)在SOC已成為芯片設(shè)計的主流趨勢，將模擬電路與數(shù)字電路集成在一塊芯片上，這將模擬電路的版圖設(shè)計提高到一個新的難度。

模擬電路版圖設(shè)計的關(guān)鍵

一是匹配;二是電源、地和關(guān)鍵信號的走線。

有些前輩說模擬集成電路做的就是匹配，在高性能模擬集成電路中更是如此，匹配是降低offset、降低非線性失真、提高共模抑制比和電源抑制比。 減小工藝溫度和電源電壓對芯片性能影響的重要措施，比如bandgap電路的兩個bipolar管子之比通常是1:8，這就是為了版圖設(shè)計時更好地匹配。

電源。地以及關(guān)鍵信號的走線設(shè)計主要是為了降低數(shù)字電路對模擬電路的干擾以及模擬電路中的敏感模塊受模擬電路其他模塊干擾。具體的學習方法是首先學習模擬版圖的藝術(shù)這本書，掌握基本的模擬版圖設(shè)計規(guī)則，更深層次的學習只能依靠在學習和工作中累積經(jīng)驗。

成為優(yōu)秀的模擬電路設(shè)計師

總而言之，模擬集成電路設(shè)計是藝術(shù)和科學的結(jié)合。它既需要模擬電路設(shè)計師有藝術(shù)家那種發(fā)散的創(chuàng)新能力，又要求模擬電路設(shè)計師有科學家那種嚴謹?shù)膽B(tài)度和方法，因為模擬電路設(shè)計是細節(jié)決定成敗。