USB 3.0傳輸速率高達5Gbit/s，且電源匯流排也有高達900毫安培的最大輸出電流，因此電路電氣瞬變和過流故障的預(yù)防極為重要，設(shè)計人員必須慎選適當?shù)臒崦綦娮瑁≒TC）和靜電放電（ESD）方案，才能確保訊號完整性，并降低系統(tǒng)故障風險。

通用序列匯流排（USB）規(guī)范自1996年發(fā)布以來，截至2012年為止已累積超過三十五億個電腦周邊設(shè)備的USB連接裝置出貨量。2010年，當?shù)谝慌г甎SB 3.0規(guī)格的裝置上市，銷售量就達到約一百萬個，2012年更一舉增長至五百萬個左右，足見其市場成長相當迅速。

相較于USB 2.0，USB 3.0擁有四個額外數(shù)據(jù)通道，傳輸速率高達5Gbit/s（圖1），而且電源匯流排也有高達900毫安培（mA）的最大輸出電流，這些新規(guī)格加上晶片尺寸不斷縮小，使得預(yù)防電路電氣瞬變和過流故障的問題變得更加重要且復雜，因為高速傳輸下，即使只是很小的靜電放電（ESD）和短路事故，都將為系統(tǒng)帶來嚴重危害。


圖1 USB 3.0增加雙差分數(shù)據(jù)對，藉以達成5Gbit/s高速傳輸速率

由于晶片靈敏度、訊號完整性和系統(tǒng)可靠性都是系統(tǒng)設(shè)計人員非常關(guān)注的事情，因此USB 3.0系統(tǒng)上的寄生電容、低箝位電壓和低電阻都成為電路保護元件選擇的關(guān)鍵指標。由于USB 3.0電源線可允許更大電流通過，電流保護器可有較低的電阻，在確保低壓降方面也變得至關(guān)重要。一項成功設(shè)計的關(guān)鍵是要掌握保護技術(shù)，如熱敏電阻（PTC）、壓敏電阻和ESD方案等，本文將詳細解釋須考慮的設(shè)計因素。

USB 3.0飆高速電路保護挑戰(zhàn)更艱鉅

USB 2.0到USB 3.0最重要的物理變化是引進SSRX+/SSRX和SSTx+/SSTx兩個差分數(shù)據(jù)，并維持和現(xiàn)有D-/D+資料匯流排并列運行的模式，這允許資料全雙工同時傳輸，改進USB 2.0匯流排只能單個雙工傳輸?shù)膯栴}。此外，USB 3.0還將電源匯流排上的電流從500毫安培增加到900毫安培，擴增外部設(shè)備供電的選擇，不再需要額外電源配套方案。

由于USB 3.0引進額外的差分數(shù)據(jù)，引發(fā)更多ESD防護需求，過去以分離元件保護每個單獨資料線的方式已不足以保護其電路，工程師面臨的挑戰(zhàn)是要找到更好的ESD和電壓瞬態(tài)保護方案，使敏感性資料線在沒有增加訊號畸變電容的情況下也能得以保護?，F(xiàn)階段，業(yè)界大多采直接放在資料對中的新半導體陣列ESD保護裝置，同時保護傳統(tǒng)USB 2.0資料線，以及USB 3.0額外的資料線。

與此同時，USB 3.0規(guī)范第11.4.1.1.1中規(guī)定，為安全起見，主機和所有自供電集線器須實現(xiàn)過電流保護，該集線器須檢測過電流情況，并將其報告至USB控制軟體。過電流限制機制須在毋須用戶干預(yù)的前提下自行復位，聚合物PTC和固態(tài)開關(guān)就可用于過電流限制的方法之一。

根據(jù)UL60950-1標準要求，USB 3.0可能還需要其他過電流保護功能，USB匯流排收發(fā)器晶片或電源管理晶片雖已提供部分電流限制功能，但是當晶片不包含電流限制或附加保護功能時，電路設(shè)計人員須為電源匯流排設(shè)計電流限制PTC.

在電源匯流排上安裝聚合物PTC可在短路的情況下限制電流，并防止由突然的短路引起的過電流損壞，還可幫助實現(xiàn)UL60950-1標準中第2.5節(jié)（有限電源，表2B）的規(guī)定，限制短路電流在5秒內(nèi)小于8安培。

相關(guān)的USB集線器應(yīng)用程式和USB 3.0的過電流保護規(guī)范如11.4.1.1.1條中陳述，如果下行埠的總電流超過預(yù)定值時，過電流保護電路可消除或減少所受影響的下行埠功率。預(yù)設(shè)值不能超過5安培，且須足夠大于所允許的最大埠電流或時間延遲的瞬態(tài)電流（例如開機、動態(tài)連接或重新配置時），達成過電流保護。

肩負USB 3.0埠保護重任PTC選用規(guī)格大有學問

圖2所示為用于多埠集線器配置的PTC解決方案，表1則顯示推薦的單一埠和兩個埠中聯(lián)動的PTC元件，并針對新的USB電池充電規(guī)范1.2版列出所需的PTC方案。


圖2 USB 3.0多埠集線器配置架構(gòu)圖

在選擇PTC做為USB埠保護時，還須考慮幾個關(guān)鍵參數(shù)，包括最大電流須支援900毫安培、PTC位置的工作溫度、觸發(fā)速度和直流電阻等。表1中所有PTC都能保護最大電流為900毫安培的USB 3.0埠，就算最高工作溫達60℃也不會跳閘。

由于溫度變化急劇可能使PTC的觸發(fā)速率下降，所以這也是PTC選擇過程中的一個重要方面，設(shè)計師選擇PTC時應(yīng)考慮不相容的USB 3.0設(shè)備，且負載900毫安培電流的情況，使PTC在最高工作溫度下有超過900毫安培的最大可用電流，否則，PTC可能會錯誤觸發(fā)。

每個PTC也要在電流8安培的時候，以小于5秒的速度進行短路故障觸發(fā)，因此符合UL60950-1有限電源規(guī)范以及把USB 3.0規(guī)范中電流限制在5安培是很重要的。

選擇最合適的PTC最后的關(guān)鍵參數(shù)是直流電阻。由于USB 3.0現(xiàn)在提供最大電流為900毫安培，所以電路中的功耗須進一步降低，此外，電源匯流排兩端元件的電壓降也須縮小，特別當是該電路電阻預(yù)算很吃緊的時候。

整體而言，選擇PTC的主要目標是確保電流設(shè)備在最高溫度下能承受至少900毫安培電流。以設(shè)定60℃為最糟糕的設(shè)計溫度情況為例，單埠應(yīng)用應(yīng)選擇最小尺寸且可支持最大所需電流0.95安培的方案，如表1中的第一個方案。若使用一個PTC保護兩個USB 3.0埠，表1中第三個方案是一個不錯的選擇，因為它在60℃時可保持2.19安培電流，滿足各方面的安全考慮。

增強USB 3.0電路保護外掛ESD元件勢在必行

USB 3.0增加的資料線因提供更多電氣瞬變的可能入口通道，也將承受更大的ESD威脅。盡管現(xiàn)代晶片往往都有受到一定程度的ESD自我保護功能（通常在500~2kV的范圍內(nèi)），但對USB 3.0電路而言仍是不足的，因此須導入額外的ESD保護元件。

靜電防護水準的等級系根據(jù)有1，500歐姆（Ω）放電電阻的MIL-STD HBM模型分級。MIL-STD模型中，以一個2kV的脈沖相當于有著330歐姆放電電阻，且電壓為500伏特的IEC 61000-4-2模型為基礎(chǔ)（圖3），目前人體放電模式（HBM）可用脈沖在相同的瞬態(tài)電壓是IEC模型可用的四分之一。發(fā)生靜電放電事故時，電壓往往高達15kV甚至更高，將導致軟體故障、電路潛在損害或災(zāi)難性故障，因此，額外的ESD保護是提高現(xiàn)代介面埠生存能力的必要條件。


圖3 IEC 61000-4-2 ESD電流波形

為確定外部ESD事故預(yù)防系統(tǒng)，業(yè)界已開發(fā)出幾個測試標準，其中，IEC 61000-4-2條款受到最廣泛的認可；該標準定義ESD在不同的環(huán)境和安裝條件中的測試規(guī)范，如今的USB 3.0埠在此規(guī)范下，須承受至少8kV接觸放電，達到IEC 61000-4-2條款第四級的要求。

USB 3.0擁有更高的資料速率，就特別須要注意元件的電流容量以保護電路，且系統(tǒng)設(shè)計人員在選擇ESD保護元件時也須留意許多重要參數(shù)，包括動態(tài)電阻、箝位元電壓、擊穿電壓、寄生電容、最大ESD能力、多脈沖能力、封裝形狀、關(guān)斷狀態(tài)的阻抗或泄漏電流、設(shè)備電路配置和布局的靈活性等。

現(xiàn)階段，市場上有幾種不同的防靜電抑制技術(shù)，例如多層陶瓷壓敏電阻（MLV），聚合物ESD抑制器和半導體的ESD抑制技術(shù)，是否選擇正確的元件將決定USB 3.0埠的設(shè)計可靠度。由于ESD保護元件的電容、箝位元電壓和動態(tài)電阻最為重要，一些保護元件制造商已實現(xiàn)以最小寄生電容提高訊號完整性的產(chǎn)品，同時有些產(chǎn)品的箝位元性能也達到最大化，但代價是電容很高。

舉例來說，瞬態(tài)電壓抑制（TVS）二極體和二極體陣列有較低的動態(tài)電阻，提供卓越的箝位元性能，并能保持非常低寄生封裝電容。圖4顯示矽方案的箝位元性能與MLV ESD保護技術(shù)的比較，以矽為基礎(chǔ)的解決方案的箝位元電壓更低。


圖4矽電阻與壓敏電阻的箝位元性能比較

TVS二極體陣列提供多通道ESD保護解決方案（圖5），成為目前USB 3.0保護的最佳選擇。該類元件能吸收瞬態(tài)電流，并瀉放電流，同時透過雪崩或齊納二極體箝制電壓位準。如圖6所示為USB 3.0靜電保護方案架構(gòu)圖。


圖5保護USB 3.0電路的TVS二極體陣列示意圖


圖6上為USB 3.0靜電保護方案架構(gòu)圖

USB 3.0電路保護元件對維護資料完整性也非常重要，任何附加電容都可導致訊號失真，并降低訊號的可靠性。測試靜電抑制器的寄生電容對訊號完整性影響的主要方法是進行眼圖測試，此測試須重復采樣數(shù)位訊號，并在示波器上顯示出眼圖，用來定義可接受的訊號品質(zhì)和依從性。