傳統(tǒng)的DC-DC一般要求輸入輸出的壓差在2～3V以上，隨著時(shí)代的發(fā)展，這樣的條件已經(jīng)不能滿足實(shí)際應(yīng)用的需要。例如在無(wú)線通信領(lǐng)域，GPRS模塊常用到的電壓是4V，經(jīng)常是通過5V轉(zhuǎn)換而來(lái)，輸入輸出的壓差需低至1V。針對(duì)這樣的情況，于是LDO(Low dropout regulator)應(yīng)運(yùn)而生。

相對(duì)DC-DC而言，LDO的優(yōu)點(diǎn)是噪音低，靜態(tài)電流小。很多DC-DC在外圍電路里還需要有電感和續(xù)流二極管，而LDO的典型電路非常簡(jiǎn)單，很多LDO只需在輸入端及輸出端各接一顆旁路電容就能夠穩(wěn)定工作，對(duì)于節(jié)省PCB的布局空間也很有優(yōu)勢(shì)。Ricoh推出的很多LDO，還具有如負(fù)載短路保護(hù)、過壓關(guān)斷、過熱關(guān)斷、反接保護(hù)等其它的功能。

很多硬件工程師在LDO的應(yīng)用中主要考慮輸入電壓范圍，輸出電壓和電流、壓差、紋波、功耗、靜態(tài)電流等，然而往往會(huì)忽略一個(gè)很重要的參數(shù)：負(fù)載調(diào)整率。本文就筆者在應(yīng)用Ricoh的RP170N401B時(shí)由于忽視了負(fù)載調(diào)整率而來(lái)帶的問題，并最終通過改進(jìn)設(shè)計(jì)得到解決的過程，分享自己的一些經(jīng)驗(yàn)。

問題描述

筆者的電路如圖1所示，系統(tǒng)12V轉(zhuǎn)為5V，5V轉(zhuǎn)換成3.3V和4V分別供MCU和通信模塊。由于通信模塊是定時(shí)打開和關(guān)閉的，使用中發(fā)現(xiàn)只要U12(RP170N401B)的使能腳為低電平，系統(tǒng)就能正常工作，在MOD_EN拉高時(shí)，整個(gè)系統(tǒng)則被復(fù)位。

圖1：筆者設(shè)計(jì)的最初版原理圖

問題分析

筆者最初是懷疑4V后端的電路短路，導(dǎo)致5V電源被拉底，但由于6臺(tái)樣機(jī)均會(huì)發(fā)生這個(gè)問題，4V短路的可能性被排除。實(shí)際上在電路中還有看門狗兼電源監(jiān)控的設(shè)計(jì)，如圖2所示，問題就發(fā)生在這里，其中的PW_EN腳直接控制5V轉(zhuǎn)3.3V的LDO芯片。

圖2：看門狗電路

筆者首先測(cè)量了系統(tǒng)各個(gè)電源在MOD_EN被拉高時(shí)的波形，得到波形如圖3所示。

圖3：系統(tǒng)各電源波形

波形分析：圖中從上至下依次為12V、5V、4V、3.3V波形，圖中3.3V被拉低了184ms，需要進(jìn)一步看一下5V和4V電源線上的尖峰細(xì)節(jié)。將以上波形進(jìn)行放大后，得到如圖4所示波形圖。

圖4：系統(tǒng)各電源波形放大

波形分析：圖中從上至下依次為12V、5V、4V、3.3V波形細(xì)節(jié)。圖中5V電壓被拉至2.3V，此電壓低于2.63V時(shí)706會(huì)輸出200mS復(fù)位信號(hào)。實(shí)測(cè)時(shí)間184mS，在測(cè)量的誤差范圍內(nèi)，與706的電源監(jiān)控復(fù)位時(shí)間相近，可繼續(xù)監(jiān)測(cè)706的復(fù)位信號(hào)，得到如圖5、6所示波形。

圖5：看門狗706的復(fù)位信號(hào)

波形分析：圖中從上至下依次為12V、5V、4V、PW_EN波形細(xì)節(jié)。4V跳變的瞬間，RST輸出了低電平復(fù)位信號(hào)，將5V轉(zhuǎn)3.3V的LDO使能腳拉底。

圖6：復(fù)位波形細(xì)節(jié)

波形分析：在5V跌落后回升至3V前，看門狗706即輸出了低電平復(fù)位信號(hào)，且復(fù)位信號(hào)分兩段，在電源電壓2.65V前后出現(xiàn)拐點(diǎn)，拐點(diǎn)前的跌落波形是隨5V電源電壓同步跌落;而拐點(diǎn)后的下降波形是看門狗芯片706監(jiān)測(cè)到電源電壓低于2.63V輸出的復(fù)位信號(hào)。

圖7：RP170N401B手冊(cè)上的負(fù)載調(diào)整率

通過查看RP170N401B的器件手冊(cè)，發(fā)現(xiàn)其在負(fù)載突然變大時(shí)，輸出電壓由于不能及時(shí)調(diào)整而有瞬間的跌落。對(duì)應(yīng)到系統(tǒng)中，在使能4V電源LDO使能端的瞬間，因LDO后端有負(fù)載，瞬間電流的沖擊，使得LDO輸入和輸出均有一定瞬間壓降，系統(tǒng)把12V拉低至9.6V，更嚴(yán)重的是在50us內(nèi)把5V電平拉低至2.6V以下，4.7V拉低到2.6V以下，引起電源監(jiān)控芯片706輸出復(fù)位信號(hào)，從而導(dǎo)致文頭所述系統(tǒng)重啟現(xiàn)象。

改進(jìn)方案

從圖7可見，當(dāng)調(diào)整LDO輸出的電容值時(shí)，其電壓跌落也會(huì)變得平緩，同時(shí)采取了以下兩個(gè)辦法：

1)LDO輸出串聯(lián)電感，通過電感的飽和電流來(lái)抑制芯片啟動(dòng)時(shí)的瞬態(tài)大電流。

2)調(diào)整LDO輸入輸出兩端的電容的拓?fù)浣Y(jié)構(gòu)，通過電容儲(chǔ)能來(lái)消除跌落。

圖8：改進(jìn)后的電路

LDO的負(fù)載變化率也是十分重要的參數(shù)，這往往也是設(shè)計(jì)中的一個(gè)盲區(qū)。最終筆者的電路如圖8所示，增加了電感L1，C77調(diào)整到1000uF，重啟的現(xiàn)象也成功解決。

經(jīng)驗(yàn)總結(jié)

在LDO芯片的應(yīng)用中，負(fù)載調(diào)整率也是一個(gè)很重要的參數(shù)，在新產(chǎn)品設(shè)計(jì)的選型之初就應(yīng)當(dāng)重視這個(gè)參數(shù)。對(duì)老產(chǎn)品已經(jīng)使用的芯片，當(dāng)其負(fù)載調(diào)整率不能滿足實(shí)際使用的要求時(shí)，通過控制后端負(fù)載電路的瞬間功率、調(diào)整LDO級(jí)聯(lián)的拓?fù)浣Y(jié)構(gòu)等方法，可以使得電源設(shè)計(jì)滿足系統(tǒng)要求，從而使產(chǎn)品穩(wěn)定可靠地運(yùn)行。