引言

Astro-Rail工具為芯片設計提供了在設計和簽核階段進行功耗、電壓降和電遷移分析的功能。用Astro-Rail工具對一個5百萬門的設計進行功耗、電壓降和電遷移分析，所需時間不到一個小時。分析完成后，Astro-Rail將可能出問題的區(qū)域用不同的顏色在版圖上清晰地顯示出來,以幫助設計者分析并查找問題。其提供的簽核分析結果和Star-RCXT反標后再分析的結果相差不到5%。Astro-Rail是Synopsys Galaxy平臺的一個重要部件，利用獨有的動態(tài)宏模塊技術取得了突破性的速度，是一般rail分析工具速度的2倍~3倍。

文中的FFT芯片是16位的128點FFT/IFFT定點處理器，該處理器主要應用于基于OFDM的UWB系統(tǒng),采用了N=4×4×4×2的算法實現(xiàn)定點的FFT運算。它采用了兩級流水線的結構，包括三級的基-4運算和一級的基-2運算。該設計的時鐘頻率為62MHz，采用SMIC 0.18mm 1P5M CMOS工藝，用Astro工具完成3.7mm×3.7mm版圖面積平面規(guī)劃、電源環(huán)和電源條預布線，用PC工具進行基于時序和阻塞的布局，再用Astro工具
完成時鐘樹綜合和布線。在滿足靜態(tài)時序分析和設計規(guī)則檢查的情況下，利用Astro-Rail工具對FFT芯片進行功耗分析來判斷電源和地的Pad對數(shù)目是否符合要求，通過電壓降和電遷移分析來判斷電源環(huán)和電源條的布線是否符合電壓降和電遷移要求。

Astro-Rail分析門級功耗的方法

用Astro-Rail工具分析門級功耗包含四個部分：開關功率、短路功率、內(nèi)部功率和泄漏功率。

開關功率

單元門器件的輸出端與地之間會形成一個電容，器件導通或關斷時對該電容進行充電或放電所消耗的功率即為開關功率。Astro-Rail計算開關功率的公式為：P=C×V2×f/2。其中f為信號跳變率，即單位時間內(nèi)信號在高低電平之間跳變的次數(shù)；C為門器件輸出端的線負載電容，其數(shù)值可以通過線負載模型提取，也可以在物理設計完成后從版圖中提取，后者具有較高的精度；V為電源電壓。
短路功率

當一個單元的狀態(tài)從0變?yōu)?或從1變?yōu)?時，對應的N型和P型管在短時間內(nèi)同時導通，從而在單元門器件中產(chǎn)生從電源到地的通路，此過程中消耗的功率稱為短路功率。

內(nèi)部功率

對一個單元門器件來說，不是每一次輸入信號狀態(tài)的變化都會導致輸出信號的狀態(tài)改變。這種輸入信號狀態(tài)發(fā)生變化而輸出信號狀態(tài)不變的情況下所消耗的功率被稱為內(nèi)部功率。以二輸入或門為例，當A、B輸入均為1，則輸出X為1，這時若輸入B從1變?yōu)?，輸出X狀態(tài)不變，但輸入B控制的管子狀態(tài)發(fā)生變化，從而消耗內(nèi)部功率。

泄漏功率

泄漏功率是指晶體管沒有進行開關動作時所消耗的功率。盡管在晶體管漏極和襯底之間的一些反向偏置二極管中存在著漏電流，但大部分泄漏功率來自晶體管關斷時的亞閾值電流。當一個設計已經(jīng)確定后，其泄漏功率是恒定的，與芯片的工作狀態(tài)無關。

FFT芯片的功耗分析

Astro-Rail分析FFT芯片功耗的流程主要包括5個步驟。

查看工藝庫文件

在smic18_apollo_m5.tf工藝庫文件中查看所定義的電壓、功耗、電流等單位，通過搜索關鍵字maxCurrDensity尋找各金屬層和各過孔的最大電流密度值。

在Milkyway環(huán)境創(chuàng)建LM目錄

Milkyway 環(huán)境是 Synopsys 針對超深亞微米(納米級)設計所建立的一種數(shù)據(jù)庫，它大大方便了整個物理設計實現(xiàn)的流程。LM目錄為Astro-Rail工具分析門級功耗、電壓降、電遷移提供了所必需的時序信息和功耗信息。由于SMIC 0.18mm CMOS工藝在Milkyway環(huán)境中無LM目錄，因此需要在Astro環(huán)境下使用gePrepLIbs命令創(chuàng)建LM目錄。具體的方法是：在STD(標準單元庫)目錄下，進入Astro環(huán)境，輸入gePrepLIbs命令，執(zhí)行后會打開對話框，在對話框中進行相應設置即可生成STD的LM目錄。用同樣的方法創(chuàng)建標準IO的LM目錄。

導入VDD網(wǎng)絡的電壓值

Astro-Rail工具用VDD的電壓值來計算芯片的功耗，默認值為0V。指定VDD網(wǎng)絡電壓值的命令為：

tdfSetPowerSupply　“VDD”1.62　1.8　1.98

將該命令保存在Powersupply.tdf文件，然后執(zhí)行poLoadPowerSupply命令，彈出對話框輸入該文件進行導入。

導入芯片的信號跳變信息

為正確分析各種單元門器件的功耗，關鍵是要精確計算每個單元門器件的信號跳變率。對于本文使用的0.18mm工藝而言，芯片的功耗主要取決于動態(tài)功耗，而動態(tài)功耗依賴于不同的輸入向量，通常需要針對芯片各個部分設計大量的輸入向量進行仿真，以記錄信號跳變信息。信號跳變信息由Value Change Dump(VCD)文件記錄。導入芯片的信號跳變信息時，先執(zhí)行菜單命令Power>Load NetSwitching Activity，在彈出對話框的輸入格式中選擇VCD模式，然后輸入VCD文件名后按OK按鈕即可導入。

功耗計算

執(zhí)行菜單命令Power>Power　Analysis，在彈出的對話框中進行適當選擇后，按OK按鈕對FFT芯片進行功耗計算。結果如下 ：開關功率為293.88mW，短路功率為293.991mW，內(nèi)部功率為160.541mW，泄漏功率為0.1159mW，總功耗為748.527mW，總電流為Itotal=415.848mA。根據(jù)工藝庫文檔可知：電源和地 PAD允許通過的最大電流都為Imax=51mA，則可確定電源和地 PAD的最小對數(shù)n：

n= Itotal/Imax=415.848/51=8.15

在本文的FFT芯片中布置有12對電源和地PAD數(shù)，故符合要求。在設計中，應該多放置幾對電源和地PAD，不但可以減少電壓降，冗余的電源、
地PAD以及鍵合線(Bonding Wire)都可以減少寄生電容，從而降低順勢電流變化而導致的電壓波動。

FFT芯片的電壓降和電遷移分析

芯片電源完整性分析包含電壓降分析和電遷移效應分析。電壓降分析包含計算對電源網(wǎng)絡VDD的電壓降和對地網(wǎng)絡GND的電壓反彈值。對電源網(wǎng)絡VDD的電壓降是由芯片中電源網(wǎng)絡的金屬連線電阻所造成的，導致電源和地之間電勢差降低；對地網(wǎng)絡GND的電壓反彈主要是由于開關電流流經(jīng)連線或襯底的電感引起，也可能由于連接電源和地的封裝引線電感引起。電壓降和地電壓反彈都會減小邏輯門的噪聲容限，增加時延。電遷移是由于金屬連線中存在高密度的電流，從而在金屬的正偏壓端和負偏壓端之間形成金屬導電原子流動。這股強烈的原子流有可能導致金屬的斷裂(金屬連線開路)或是擠出(金屬連線短路)。因此，完成功耗分析后對FFT芯片進行電壓降分析和電遷移分析是十分必要的。

抽取電源和地網(wǎng)絡參數(shù)

要正確分析電壓降，需要抽取電源和地網(wǎng)絡的電阻和電容值。執(zhí)行poPGExtraction命令，打開對話框，在PG net name中選擇VDD按Apply按鈕，再選擇GND按OK按鈕，即可完成電源和地網(wǎng)絡參數(shù)抽取。

定義理想電源輸入點

在分析電壓降和電遷移的過程中，用poGenUserDefineTap命令自動生成用戶定義的理想源輸入點。具體做法是：先執(zhí)行poGenUserDefineTap命令，彈出對話框，接著在FFT版圖窗口左邊的快捷按鈕點擊 Layer panel選項，在彈出的對話框中選擇僅顯示M1層(層號為61)。用鼠標左鍵點擊每個VDD的PAD與VDD網(wǎng)絡線連接處，則該點位置會自動加入vddtaps文件中，并在命令窗口顯示：Writing tap (VDD 61 336.750 3514.180)　into file "vddtaps"。用同樣的方法定義分析地電壓反彈時所需的理想電壓輸入點文件gndtaps。

計算最大電壓降

輸入poRailAnalysis命令，彈出對話框，在P/G pad info中選擇用戶定義的Tap，在用戶定義的Tap文件中輸入文件名vddtaps，選中Extract Option選項分析電壓降。從分析結果中可知，最大的電壓降為70.726mV，小于0.1VDD即180mV，證明FFT芯片電源環(huán)和電源條的布置符合電壓降的要求。

計算最大地電壓反彈，只需在用戶定義的Tap文件中輸入文件名gndtaps，選中Extract Option選項即可分析地網(wǎng)絡。從分析結果中可知，最大地電壓反彈為46.419mV，小于0.1VDD即180mV，證明FFT芯片電源環(huán)和電源條的布置符合地反彈電壓要求。

顯示電壓降圖

當軌道分析完成后，可用不同顏色來顯示芯片F(xiàn)FT不同部位的電壓降情況。具體做法為：執(zhí)行菜單命令Power>Display Voltage Drop Map…，彈出對話框，在PG Net中選擇分析VDD，按Apply按鈕后自動指定最大的電壓降值-70.726mV。對最大的電壓降值-70.726mV進行12等分，并選擇將每一等分范圍及對應的顏色配置顯示在FFT芯片版圖上，按OK按鈕后得電壓降圖，如圖1所示。從圖中可知，中間呈蛋形的區(qū)域?qū)碾妷航荡?，該區(qū)域中的高亮小矩形表示此處的VDD網(wǎng)絡電壓降最大。地電平反彈圖可用同樣的方法分析。

圖1 FFT芯片電壓降圖

顯示電遷移圖

電遷移圖可用不同顏色來顯示芯片各層及過孔在芯片F(xiàn)FT不同部位的電流密度情況。顯示電遷移圖的具體方法是：執(zhí)行Power> Display Electromigration Map…菜單命令，彈出對話框，在PG Net中選擇分析VDD，然后點擊Color,Metal,Via Bounds按鈕，打開如圖2所示的對話框。對話框中各金屬層和過孔所允許的最大電流密度按smic18_apollo_m5.tf工藝庫文件中的指定自動填入?？筛鶕?jù)實際情況修改各金屬層和過孔所允許的最大電流密度。

選擇圖2中的M1金屬層，并按OK按鈕進行分析，得到M1層電遷移圖，如圖3所示，可在FFT芯片版圖上用12種不同顏色來顯示不同部位的電流密度情況。從圖中可知，M1層中電遷移率較大區(qū)域的參數(shù)值范圍為6.667~7.5，小于M1層所允許的最大電流密度10。用同樣方法可分析其它金屬層和過孔的電遷移圖，從圖中可判斷出，各金屬層和過孔的電遷移率都小于所允許的最大電流密度，從而證明FFT芯片電源環(huán)和電源條的布置符合電遷移要求。

圖2 金屬層和過孔允許最大電流密度

圖3 FFT芯片M1層電遷移率圖

結語

隨著集成電路制造技術的不斷提高，集成度越來越高，對應的功耗、電壓降和電遷移問題也越來越突出。減小芯片功耗的方法與設計有關；解決電壓降的主要方法是增加電源線和地線的寬度及數(shù)量，合理布置電源網(wǎng)絡；解決電遷移問題的主要方法是增加電源和地PAD對的數(shù)量，增加電源線和地線的寬度及數(shù)量，對關鍵路徑設置較寬的連線。通過利用Astro-Rail工具對電源和地網(wǎng)絡進行參數(shù)提取，再進行功耗、電壓降和地反彈電壓計算，并顯示電壓降和電遷移分析的結果，能夠確保芯片中與功耗相關的電源和地PAD對數(shù)，與電源環(huán)和電源條布局布線相關的電壓降、地電壓反彈和電遷移效應等問題得到解決。

參考文獻

1. Synopsys. Astro User Guide Version [Z]. U.S.A: Synopsys, Inc, June 2006

2. HodgesD A, Jackson H G, Saleh R A. Analysis and design of digital integrated circuits in deep submicron technology [M ]. 北京: 清華大學出版社, 2003

3. Djavad Amiri, WeihuaMao. Enabling Low Power Design with Power Compiler and PrimePower [R]. Boston: SNUG, 2000

4. John P.Uyemura著,周潤德譯.超大規(guī)模集成電路與系統(tǒng)導論[M].北京:電子工業(yè)出版社，2004.1

編輯：博子