IEEE 1687標(biāo)準(zhǔn)(即Internal JTAG，或簡(jiǎn)稱為IJTAG)正在改變企業(yè)對(duì)互操作性的思維方式。例如，IJTAG互操作性在芯片級(jí)和電路板級(jí)都極具價(jià)值，因?yàn)榭芍貜?fù)利用嵌入式儀器知識(shí)產(chǎn)權(quán)(IP)。而且，當(dāng)芯片級(jí)和板級(jí)IJTAG工具具有雙向或正反互操作性時(shí)，流程中的所有工具都會(huì)變得比自身更強(qiáng)大。這稱之為協(xié)同作用的力量。

將板級(jí)和芯片級(jí)IJTAG工具交互應(yīng)用到復(fù)雜的系統(tǒng)設(shè)計(jì)意味著借助高級(jí)診斷來(lái)驗(yàn)證設(shè)計(jì)，從而使設(shè)計(jì)師可以快速地在芯片或電路板上找出問(wèn)題的根源。

IJTAG的儀器網(wǎng)絡(luò)

IJTAG標(biāo)準(zhǔn)的開(kāi)發(fā)始于數(shù)年前，因?yàn)楣こ處熜枰环N更好的方法來(lái)接入、管理和控制嵌入硅中的儀器。那時(shí)，越來(lái)越多的儀器被集成到復(fù)雜的片上系統(tǒng)(SoC)和其他不太復(fù)雜的設(shè)備。這些嵌入式儀器過(guò)去是現(xiàn)在仍然是用來(lái)表征和驗(yàn)證芯片功能性的最有效方法。

遺憾的是，許多這樣的儀器不能相互通信。根據(jù)IP來(lái)源地，每臺(tái)儀器可能具有自己的接入方法。此外，最缺失的是可移植性。如果沒(méi)有為新的芯片重新設(shè)計(jì)IP，則無(wú)法輕松地在其他芯片設(shè)計(jì)中重新部署儀器IP.換言之，嵌入式儀器難以供工程師使用。

通過(guò)指定片上網(wǎng)絡(luò)，IJTAG標(biāo)準(zhǔn)可解決上述問(wèn)題和其他問(wèn)題，該標(biāo)準(zhǔn)的儀器連接語(yǔ)言(ICL)對(duì)此作了說(shuō)明。此外，IJTAG還為儀器IP和操作儀器語(yǔ)言(即程序描述語(yǔ)言(PDL))定義了標(biāo)準(zhǔn)化接口。IJTAG的上述方面簡(jiǎn)化并改進(jìn)了工程師應(yīng)用嵌入式儀器的方式，并確保儀器本身以及與每個(gè)IJTAG儀器相關(guān)的操作矢量的可移植性，因此又為工程師節(jié)省了寶貴的時(shí)間。

為什么互操作性如此重要

芯片級(jí)IJTAG工具之間的互操作性(例如Mentor Tessent IJTAG解決方案提供的工具以及應(yīng)用于ASSET ScanWorks啟用的電路板的工具)遠(yuǎn)不止提供一種便利的方式在工具之間傳輸數(shù)據(jù)。雙級(jí)雙向互操作性對(duì)芯片和電路板工程師而言是強(qiáng)大的優(yōu)勢(shì)，原因如下。第一，確?？稍陔娐钒逶O(shè)計(jì)中重新利用為驗(yàn)證或測(cè)試芯片設(shè)計(jì)而開(kāi)發(fā)的儀器IP，從而降低成本并加快產(chǎn)品上市時(shí)間。第二，芯片和電路板工具之間的雙向反饋回路意味著整個(gè)工具流程現(xiàn)在具有高級(jí)診斷能力，從而隔離芯片或電路板設(shè)計(jì)問(wèn)題的根源。換句話說(shuō)，該IJTAG工具流程可避免基于猜測(cè)來(lái)確定是芯片還是電路板存在問(wèn)題。

圖1. IJTAG工具流程從在芯片插入儀器擴(kuò)展到電路板裝配，并包括用于啟用高級(jí)診斷的反饋路徑。

該流程始于可插入和驗(yàn)證芯片IJTAG和JTAG資源的可測(cè)試性設(shè)計(jì)(DFT)自動(dòng)化工具。JTAG是必要的，因?yàn)樾酒腏TAG測(cè)試接入端口(TAP)將用于接入IJTAG儀器片上網(wǎng)絡(luò)。IJTAG并不只限定于作為其接入方法的JTAG，但目前JTAG是唯一受批準(zhǔn)的IJTAG標(biāo)準(zhǔn)支持的機(jī)制。未來(lái)，IJTAG標(biāo)準(zhǔn)還會(huì)增加其他接入方法。

DFT自動(dòng)化流程支持自動(dòng)插入設(shè)計(jì)的RTL或門(mén)級(jí)網(wǎng)表。插入的IJTAG資源包括嵌入式儀器和分層接入網(wǎng)絡(luò)(支持從通用芯片級(jí)接入點(diǎn)接入任何儀器)。DFT工具還支持重定向以及合并多個(gè)IP塊的PDL命令。重定向到芯片引腳的命令可轉(zhuǎn)換為自動(dòng)測(cè)試設(shè)備(ATE)測(cè)試向量格式或Verilog進(jìn)行仿真驗(yàn)證。還可通過(guò)交互式調(diào)試工具(例如Tessent SiliconInsight)接入芯片級(jí)PDL測(cè)試向量。

在完成插入和仿真驗(yàn)證之后，通常在現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)上部署芯片設(shè)計(jì)，以便在硬件中仿真和測(cè)試硅。再次應(yīng)用在模擬階段之前生成的測(cè)試來(lái)驗(yàn)證將變成片上IJTAG網(wǎng)絡(luò)(如ICL中所述)以及儀器特定操作流程(如PDL中所述)的內(nèi)容的完整性。之后，在ATE系統(tǒng)中進(jìn)行典型的硅測(cè)試和驗(yàn)證。

仿真、ATE測(cè)試和驗(yàn)證階段對(duì)DFT和ATE工具之間的互操作性至關(guān)重要。ATE工具可以使用通過(guò)DFT工具插入的相同儀器來(lái)驗(yàn)證、測(cè)試和調(diào)試電路板設(shè)計(jì)。此外，工具之間的互操作性可將ATE工具在流程后半部分捕獲的板級(jí)數(shù)據(jù)較早地在硅模擬和驗(yàn)證階段反饋到DFT工具。

如果SoC沒(méi)有在板級(jí)經(jīng)過(guò)全面測(cè)試和驗(yàn)證，則根本無(wú)法得到充分的驗(yàn)證。通過(guò)板級(jí)ATE工具發(fā)現(xiàn)的問(wèn)題可以追溯至芯片，也可歸因于電路板設(shè)計(jì)缺陷。這種板級(jí)反饋的巨大優(yōu)勢(shì)是隔離芯片或電路板設(shè)計(jì)中的問(wèn)題，從而使芯片和電路板工程師避免相互指責(zé)。反饋回路使芯片設(shè)計(jì)師可在批量生產(chǎn)芯片之前糾正缺陷。當(dāng)然，也可以糾正板級(jí)缺陷。

該IJTAG流程在電路板制造過(guò)程中完結(jié)，即ATE系統(tǒng)能夠利用SoC中的IJTAG儀器在裝配線上驗(yàn)證和測(cè)試電路板。

協(xié)同互操作性

芯片級(jí)和板級(jí)IJTAG工具協(xié)同工作的能力可提高整個(gè)IJTAG流程(從芯片設(shè)計(jì)驗(yàn)證一直到系統(tǒng)制造過(guò)程中的板級(jí)測(cè)試)的有效性。通過(guò)這種互操作性啟用的雙向反饋回路(正向和反向)對(duì)快速識(shí)別和隔離設(shè)計(jì)問(wèn)題根源至關(guān)重要，從而及時(shí)向市場(chǎng)交付新系統(tǒng)。