引言

移動(dòng)電話、PDA和MP3播放器等便攜式消費(fèi)電子產(chǎn)品的產(chǎn)量通常都非常大。因此，產(chǎn)品設(shè)計(jì)工程師首先會(huì)選擇采用AsIc或ASSP以小巧的便攜式封裝來(lái)容納極強(qiáng)的功能。

這種解決方案不僅能滿足功能密集的要求，其功耗往往也令人滿意。但是，在消費(fèi)類電子產(chǎn)品領(lǐng)域變化極為迅速的背景下，各廠商均致力于針對(duì)不斷變化的技術(shù)和市場(chǎng)推出與眾不同的解決方案，因此，時(shí)間超前的功能不出數(shù)月就會(huì)過(guò)時(shí)。

殘酷一詞常常用來(lái)描述競(jìng)爭(zhēng)的激烈程度。錯(cuò)誤既不可容忍又代價(jià)高昂，然而，ASSP的選擇或ASIC的設(shè)計(jì)幾乎不可能每次都正確。所以，對(duì)于廠商來(lái)說(shuō)，緩解這種局勢(shì)對(duì)于保持市場(chǎng)份額至關(guān)重要。

如今的設(shè)計(jì)工程師已不僅僅著眼于一成不變的ASIC和ASSP架構(gòu)，而更看重可編程邏輯所固有的設(shè)計(jì)靈活性和可盡快上市的優(yōu)越性。Xilinx公司的CoolRunner-IICPLD具有低成本和低功耗優(yōu)勢(shì)，為便攜式設(shè)備設(shè)計(jì)工程師提供了富有生命力的、可以取代標(biāo)準(zhǔn)單元技術(shù)的解決方案。

2001年以來(lái)，CoolRunner-IICPLD系列產(chǎn)品為設(shè)計(jì)工程師提供的價(jià)位低到足以與分立邏輯器件的價(jià)位媲美，使設(shè)計(jì)工程師能夠在單個(gè)封裝中輕松地實(shí)現(xiàn)大量邏輯功能。本文將講述如何使用CoolRunner-II CPLD實(shí)現(xiàn)低成本和低功耗的簡(jiǎn)單可編程邏輯，以突破當(dāng)今ASIC／ASSP便攜式手持設(shè)備解決方案的限制。鑒于大多數(shù)手持設(shè)備都是基于OMAP、Xscale或i.MX的設(shè)計(jì)，本文將講述若干具體問(wèn)題的解決方法。

電平轉(zhuǎn)換

在兩種不同電壓標(biāo)準(zhǔn)的芯片之間提供接口連接是個(gè)常見(jiàn)問(wèn)題。任何類型的存儲(chǔ)器都不能符合所有的電壓標(biāo)準(zhǔn)，但微處理器可適應(yīng)于多種電壓。匹配各類標(biāo)準(zhǔn)很簡(jiǎn)單，使用電平轉(zhuǎn)換器即可；但電平轉(zhuǎn)換器價(jià)格昂貴，并且占用面積過(guò)大。使用CPLD是較好的解決方案，可顯著提高靈活性。所有的CoolRunner-II CPLD都能在兩種電壓之間進(jìn)行轉(zhuǎn)換，而有些可以轉(zhuǎn)換多達(dá)四種電壓。

CoolRunner-II CPLD的I／O組可輕而易舉地在單芯片中的1.5V～3.6V范圍內(nèi)轉(zhuǎn)換電壓，如圖1所示。但這是完全不考慮器件可編程性時(shí)的情形。電平轉(zhuǎn)換功能只是整個(gè)封裝的一部分，也就是說(shuō)用戶同時(shí)還能獲得一批邏輯、觸發(fā)器、降功耗資源和I／O緩沖器，而這些往往比電平轉(zhuǎn)換器芯片的價(jià)格低。

引腳擴(kuò)展

一般來(lái)說(shuō)，ASIC引腳越多，則其成本越高。如果邏輯所要求的容量不大，而I／O方面有大容量的要求，那么工程師可能就要為滿足引腳的需求而去買用不著的邏輯。解決這個(gè)問(wèn)題的一種方法是增加一個(gè)CoolRunner-II CPLD，將其用作引腳擴(kuò)展器，如圖2所示。

基本思路是找出通常以低速運(yùn)行的GPIO引腳。然后，并不是為其分配ASIC引腳，而是將CoolRunner-II CPLD引腳賦予低速傳輸?shù)腉PIO信號(hào)，串行化這些信號(hào)，并且通過(guò)較少網(wǎng)絡(luò)引腳將這些信號(hào)導(dǎo)入ASIC。串行化／反串行化通過(guò)簡(jiǎn)單而有效的移位來(lái)完成，可大大減少高成本ASIC上的引腳。

另一種觀點(diǎn)認(rèn)為，OMAP、Xscale和i.MX處理器具有特定的引腳組合，用來(lái)支持供貨商認(rèn)為適宜的應(yīng)用。CoolRunner-II CPLD引腳擴(kuò)展允許工程師自行創(chuàng)建具有不同電壓組合和附加功能(脈沖、PWM、獨(dú)立三態(tài)控制)的GPIO引腳。

引腳再分配

CPLD提供了當(dāng)PCB布局出現(xiàn)錯(cuò)誤時(shí)重新布置引腳的能力。這一特性非常關(guān)鍵，它使得工程師能保持進(jìn)度，并滿足財(cái)務(wù)和功率預(yù)算的要求。設(shè)計(jì)工程師無(wú)需重新設(shè)計(jì)電路板即可糾正其錯(cuò)誤連接，因此可以將產(chǎn)品進(jìn)度縮短數(shù)周到數(shù)月之多。

CoolRunner-II CPLD由功能強(qiáng)大的邏輯模塊構(gòu)建而成，其中的可編程邏輯數(shù)組可以任意重新分配引腳邏輯。這些器件可通過(guò)多次修改來(lái)保留引腳布局，同時(shí)能夠根據(jù)需要來(lái)針對(duì)不同引腳重新分配設(shè)計(jì)。CoolRunner-II系列的數(shù)據(jù)手冊(cè)提供了架構(gòu)說(shuō)明，并給出了應(yīng)用指南索引，這些應(yīng)用指南的詳細(xì)內(nèi)容會(huì)幫助工程師理解PLA的價(jià)值。[!--empirenews.page--]

功率控制

上電速度快是CPLD的優(yōu)點(diǎn)之一。CoolRunner-II CPLD自帶配置單元，允許其自行上電并指導(dǎo)其它芯片的后續(xù)活動(dòng)。這其中包括一些功率調(diào)節(jié)器(可由CoolRunner-II CPLD定序)，以及需要在電路板操作中提前妥善定義的其它控制信號(hào)。

降低功耗

所有基于Xscale、OMAP和i.Mx的芯片組都包括某種版本的ARM微處理器。高級(jí)RISC機(jī)器最初是按照以低功耗運(yùn)行微處理器的方法開(kāi)發(fā)的。后來(lái)，各許可供貨商都采納了自己的方法來(lái)進(jìn)一步降低處理器功耗。典型的降功耗操作包括時(shí)鐘門控、電壓調(diào)整，以及旨在減少器件內(nèi)傳輸?shù)陌迳洗鎯?chǔ)器管理。

另外，Symbian這類操作系統(tǒng)在各種節(jié)電方法中增加了"功耗意識(shí)"模式，以使未使用的資源盡可能處于當(dāng)前所執(zhí)行任務(wù)的最低功耗模式。這些方法的效果都不錯(cuò)，都可以降低處理器的功耗。但是，降低系統(tǒng)其余部分的功耗已經(jīng)超出這些方法的范圍。

CoolRunner-II CPLD天生就是低功耗器件。更重要的是，CoolRunner-II的特殊功能還可用來(lái)降低其它器件的功耗。使用時(shí)鐘分頻器和Xilinx DataGATE技術(shù)能夠降低設(shè)計(jì)中許多(如果不是全部)芯片的功耗，如圖3所示。關(guān)斷對(duì)其它芯片的供電還可以降低在電路板上傳播以及從系統(tǒng)中發(fā)散出來(lái)的電磁場(chǎng)。這種有效的信號(hào)阻斷方法有多方面好處。 

邏輯合并

在電路板上安裝3個(gè)二輸入與門、2個(gè)三輸入或門和1個(gè)施密特緩沖器封裝會(huì)增加材料清單(BOM)、占用功率和成本預(yù)算，并降低可靠性。如果將這些分散的邏輯集中到一個(gè)整體低功耗CoolRunner-II中，不僅可以解決這些問(wèn)題，還能把其它未用邏輯直接存儲(chǔ)到電路板上，以備將來(lái)改進(jìn)／修改之用。表1列出了邏輯的資源消耗率。

 
結(jié)論
CoolRunner-II CPLD正迅速成為低功耗、低成本、高產(chǎn)量的便攜式消費(fèi)產(chǎn)品的標(biāo)準(zhǔn)。本文主要講述了這種功能強(qiáng)大的產(chǎn)品如何輕而易舉地使用OMAP、Xscale和i.MX處理器構(gòu)建系統(tǒng)。CoolRunner-IICPLD對(duì)于許多其它處理器也同樣有效，可為其增加功能、降低功耗，并縮短上市時(shí)間。