[導(dǎo)讀]臺積電9日宣布，已領(lǐng)先業(yè)界成功推出支援20nm制程與CoWoS（ChiponWaferonSubstrate）技術(shù)的設(shè)計參考流程，展現(xiàn)該公司在開放創(chuàng)新平臺（OpenInnovationPlatform,OIP）架構(gòu)中，支援20nm與CoWoS技術(shù)的設(shè)計環(huán)境已準(zhǔn)備就緒。
ce="Times New Roman">臺積電9日宣布，已領(lǐng)先業(yè)界成功推出支援20nm制程與CoWoS（ChiponWaferonSubstrate）技術(shù)的設(shè)計參考流程，展現(xiàn)該公司在開放創(chuàng)新平臺（OpenInnovationPlatform,OIP）架構(gòu)中，支援20nm與CoWoS技術(shù)的設(shè)計環(huán)境已準(zhǔn)備就緒。
臺積電強調(diào)，20nm參考流程，是采用現(xiàn)行經(jīng)過驗證的設(shè)計流程協(xié)助客戶實現(xiàn)雙重曝影技術(shù)（DoublePatterningTechnology,DPT），藉由雙重曝影技術(shù)所需知識的布局與配線（PlaceandRoute）、時序（Timing）、實體驗證（PhysicalVerification）及可制造性設(shè)計（DesignforManufacturing,DFM），電子設(shè)計自動化（EDA）領(lǐng)導(dǎo)廠商通過驗證的設(shè)計工具能夠支援臺積電的20nm制程。
此外，臺積電指出，通過矽晶片驗證的CoWoS參考流程，則能夠整合多晶片以支援高頻寬與低功耗應(yīng)用，加速三維積體電路（3DIC）設(shè)計產(chǎn)品的上市時間，晶片設(shè)計業(yè)者亦受惠于能夠使用電子設(shè)計自動化廠商現(xiàn)有的成熟設(shè)計工具進行設(shè)計。
臺積電研發(fā)副總侯永清表示，以上參考流程能夠完整的，將臺積電先進的20奈米與CoWoS技術(shù)提供給晶片設(shè)計業(yè)者，以協(xié)助其盡早開始設(shè)計開發(fā)產(chǎn)品。而對于臺積電及其開放創(chuàng)新平臺設(shè)計生態(tài)環(huán)境伙伴而言，首要目標(biāo)即在于能夠及早、并完整地提供先進的矽晶片與生產(chǎn)技術(shù)給客戶。
臺積電強調(diào)，20nm參考流程，是采用現(xiàn)行經(jīng)過驗證的設(shè)計流程協(xié)助客戶實現(xiàn)雙重曝影技術(shù)（DoublePatterningTechnology,DPT），藉由雙重曝影技術(shù)所需知識的布局與配線（PlaceandRoute）、時序（Timing）、實體驗證（PhysicalVerification）及可制造性設(shè)計（DesignforManufacturing,DFM），電子設(shè)計自動化（EDA）領(lǐng)導(dǎo)廠商通過驗證的設(shè)計工具能夠支援臺積電的20nm制程。
此外，臺積電指出，通過矽晶片驗證的CoWoS參考流程，則能夠整合多晶片以支援高頻寬與低功耗應(yīng)用，加速三維積體電路（3DIC）設(shè)計產(chǎn)品的上市時間，晶片設(shè)計業(yè)者亦受惠于能夠使用電子設(shè)計自動化廠商現(xiàn)有的成熟設(shè)計工具進行設(shè)計。
臺積電研發(fā)副總侯永清表示，以上參考流程能夠完整的，將臺積電先進的20奈米與CoWoS技術(shù)提供給晶片設(shè)計業(yè)者，以協(xié)助其盡早開始設(shè)計開發(fā)產(chǎn)品。而對于臺積電及其開放創(chuàng)新平臺設(shè)計生態(tài)環(huán)境伙伴而言，首要目標(biāo)即在于能夠及早、并完整地提供先進的矽晶片與生產(chǎn)技術(shù)給客戶。
下載文檔
