臺(tái)積電與漢辰正積極研發(fā)新制程與設(shè)備技術(shù)。由于半導(dǎo)體進(jìn)入10奈米制程世代后，電晶體的微縮將面臨物理極限，亟需新的材料、制程與設(shè)備加以克服；因此臺(tái)積電與漢辰皆已針對(duì)未來(lái)可望取代矽的鍺和三五族元素，分別投入發(fā)展新的晶圓制程，以及離子布植(Ion Implant)設(shè)備，期能在下一個(gè)半導(dǎo)體世代中，繼續(xù)站穩(wěn)市場(chǎng)。

工研院IEK系統(tǒng)IC與制程研究員蕭凱木提到，半導(dǎo)體材料革新的發(fā)展愈來(lái)愈明朗，可望為臺(tái)灣半導(dǎo)體業(yè)者帶來(lái)新的獲利契機(jī)。
工研院IEK系統(tǒng)IC與制程研究員蕭凱木表示，10奈米以下先進(jìn)制程發(fā)展正面臨材料與設(shè)備革新的雙重問(wèn)題。盡管多數(shù)業(yè)者均看好鍺或三五族元素可有效改善電晶體通道的電子和電洞遷移率，然而新材料卻也引發(fā)更復(fù)雜的半導(dǎo)體摻雜(Doping)技術(shù)、工具需求，因而帶動(dòng)英特爾(Intel)、IBM、臺(tái)積電，以及半導(dǎo)體設(shè)備廠加緊研究新制程與設(shè)備。

其中，臺(tái)積電近來(lái)積極卡位，不僅已加入由國(guó)家實(shí)驗(yàn)研究院主導(dǎo)的奈米元件創(chuàng)新產(chǎn)學(xué)聯(lián)盟，擴(kuò)大10奈米以下制程技術(shù)的產(chǎn)學(xué)合作；更密集部署高介電系數(shù)的晶圓閘極氧化層材料，期在電晶體線寬微縮及通道材料換新后，同步提升閘極控制能力，降低晶片整體耗電量。

蕭凱木更強(qiáng)調(diào)，隨著10奈米制程導(dǎo)入新材料，并轉(zhuǎn)向鰭式電晶體(FinFET)的立體結(jié)構(gòu)，晶圓制程順序也將大幅改變，因此臺(tái)積電目前也已開(kāi)始研擬新的晶圓生產(chǎn)流程。

此外，鍺和三五族元素能隙較小，雖可提升電晶體的電子移動(dòng)速度與能源效率，但相對(duì)也造成較差的阻斷狀態(tài)(Off-state)效能，容易導(dǎo)致漏電流情形。對(duì)此，蕭凱木指出，未來(lái)半導(dǎo)體業(yè)者須改良摻雜制程，取得新材料比例平衡點(diǎn)，才能真正體現(xiàn)其應(yīng)用價(jià)值?，F(xiàn)階段，漢辰正全速開(kāi)發(fā)10奈米以下制程的離子布植設(shè)備，可望搭配新材料達(dá)成電晶體源極、汲極與通道最佳化設(shè)計(jì)。

不過(guò)，蕭凱木認(rèn)為，10奈米以下制程仍需要好幾年的時(shí)間發(fā)展，對(duì)半導(dǎo)體設(shè)備商、晶圓及封測(cè)廠而言，今年能否順利推動(dòng)三維晶片(3D IC)商用才是刺激營(yíng)收成長(zhǎng)的關(guān)鍵。

由于3D IC須導(dǎo)入晶圓矽穿孔(TSV)、堆疊制程，以及新的立體結(jié)構(gòu)封測(cè)方法，因此臺(tái)積電近來(lái)持續(xù)擴(kuò)充旗下CoWoS(Chip on Wafer on Substrate)制程的封測(cè)技術(shù)和合作夥伴，以加速布建3D IC一條龍生產(chǎn)線；此外，設(shè)備廠科磊(KLA-Tencor)也從2012下半年開(kāi)始，就積極在國(guó)際研討會(huì)或展會(huì)中提出新的晶圓缺陷檢測(cè)概念。