意法半導體負責設計支援和服務的企業(yè)副總裁Philippe Magarshack表示，因為沒有MOS歷史效應影響(MOS-History-Effect)，從28奈米傳統(tǒng)互補金屬氧化物半導體(CMOS)制程(Bulk CMOS)技術(shù)向28奈米FD-SOI移植軟體庫和物理IP內(nèi)核很簡單，使用傳統(tǒng)的CAD工具和方法研發(fā)FD-SOI數(shù)位系統(tǒng)單晶片與研發(fā)傳統(tǒng)CMOS制程技術(shù)完全相同。

Magarshack進一步指出，透過動態(tài)最佳化電路基片(俗稱襯底)，F(xiàn)D-SOI還可讓同一晶片具有極高性能或極低功耗，F(xiàn)D-SO在低電壓條件下?lián)碛谐錾男阅鼙憩F(xiàn)，能效明顯高于傳統(tǒng)CMOS制程技術(shù)。

憑借其注重成本效益的平面型FD-SOI技術(shù)，意法半導體推出28奈米的完全空乏型元件。為提供FD-SOI貨源雙重保障，意法半導體與格羅方德簽訂代工協(xié)定，以補充意法半導體位于法國Crolles工廠的產(chǎn)能。

與此同時，28奈米FD-SOI元件目前已商用化，預計于2012年7月前投入原型設計；而20奈米FD-SOI元件目前處于研發(fā)階段，預計于2013年第三季投入原型設計。

此外，意法半導體的FD-SOI技術(shù)已被ST-Ericsson用于下一代行動平臺，這項技術(shù)將讓ST-Ericsson的NovaThor平臺具有更高的性能和更低的功耗，在發(fā)揮最高性能的同時降低功耗達35%。意法半導體計畫對格羅方德的其他客戶開放FD-SOI技術(shù)，讓他們能采用28奈米和20奈米技術(shù)研發(fā)產(chǎn)品。

意法半導體網(wǎng)址：www.st.com