兩大FPGA企業(yè)切磋TSV芯片集成技術(shù)
[導(dǎo)讀]FPGA具有產(chǎn)品設(shè)計者可以自行修改其內(nèi)部邏輯的優(yōu)點。作為開發(fā)費用持續(xù)上漲的ASIC和ASSP的替代品，越來越多的電子產(chǎn)品開始配備FPGA。FPGA競爭力的源泉來自于半導(dǎo)體制造技術(shù)的微細化。FPGA便于在保持設(shè)計相同的前提下增
FPGA具有產(chǎn)品設(shè)計者可以自行修改其內(nèi)部邏輯的優(yōu)點。作為開發(fā)費用持續(xù)上漲的ASIC和ASSP的替代品，越來越多的電子產(chǎn)品開始配備FPGA。FPGA競爭力的源泉來自于半導(dǎo)體制造技術(shù)的微細化。FPGA便于在保持設(shè)計相同的前提下增加產(chǎn)量，非常適合量產(chǎn)，能夠使企業(yè)在第一時間采用最尖端的制造技術(shù)。因此，F(xiàn)PGA相對于ASIC、ASSP優(yōu)勢明顯，形成了促進企業(yè)采用的良性循環(huán)。
在走在微細化尖端的FPGA企業(yè)的心目中，眾多技術(shù)中，能夠作為新一代附加值的技術(shù)是貫穿Si芯片的通孔，也就是TSV（硅通孔）。作為能夠與制造技術(shù)的微細化相結(jié)合，或是在某些情況下替代微細化的實現(xiàn)技術(shù)，TSV的開發(fā)正在加速。
從FPGA企業(yè)開發(fā)TSV技術(shù)的情況來看，美國的大型企業(yè)賽靈思（Xilinx）與阿爾特拉（Altera）表現(xiàn)超群。率先投入量產(chǎn)的是賽靈思。該公司于2011年10月宣布，基于“堆疊硅片互聯(lián)（Stacked Silicon Interconnect）”技術(shù)的第一款FPGA“Virtex-7 2000T”已經(jīng)開始供貨，該技術(shù)是在形成了TSV的Si轉(zhuǎn)接板上排列多枚FPGA芯片，使其集成在同一封裝內(nèi)。Virtex-7 2000T排列了4枚相同的28nm工藝的FPGA芯片。與在封裝基板上安裝芯片相比，這項技術(shù)具有能夠提高芯片間的布線密度、縮短布線長度的優(yōu)點。該公司開發(fā)這項技術(shù)的目的是推動FPGA高集成化的發(fā)展，使之超越制造技術(shù)微細化的速度。
FPGA行業(yè)的另一位翹楚——阿爾特拉也展開了行動。該公司早已表明正在開發(fā)基于TSV的芯片集成技術(shù)，并且在2012年3月下旬正式宣布與臺積電（TSMC）合作開發(fā)出了使用TSMC的CoWoS（Chip on Wafer on Substrate）集成工藝的三維集成電路測試器件。阿爾特拉的目的與賽靈思略有不同。從目前官方發(fā)布的信息來看，賽靈思的主要目標是大規(guī)模FPGA的高集成化，阿爾特拉的目標則是把包含F(xiàn)PGA的邏輯芯片與模擬電路、存儲器等多種要素技術(shù)集成在單一器件之中。其集成化對象中也包括阿爾特拉致力開發(fā)的光通信技術(shù)等。
今后，希望FPGA行業(yè)的雙雄以TSV為舞臺切磋技藝，加快這項技術(shù)的發(fā)展。
在走在微細化尖端的FPGA企業(yè)的心目中，眾多技術(shù)中，能夠作為新一代附加值的技術(shù)是貫穿Si芯片的通孔，也就是TSV（硅通孔）。作為能夠與制造技術(shù)的微細化相結(jié)合，或是在某些情況下替代微細化的實現(xiàn)技術(shù)，TSV的開發(fā)正在加速。
從FPGA企業(yè)開發(fā)TSV技術(shù)的情況來看，美國的大型企業(yè)賽靈思（Xilinx）與阿爾特拉（Altera）表現(xiàn)超群。率先投入量產(chǎn)的是賽靈思。該公司于2011年10月宣布，基于“堆疊硅片互聯(lián)（Stacked Silicon Interconnect）”技術(shù)的第一款FPGA“Virtex-7 2000T”已經(jīng)開始供貨，該技術(shù)是在形成了TSV的Si轉(zhuǎn)接板上排列多枚FPGA芯片，使其集成在同一封裝內(nèi)。Virtex-7 2000T排列了4枚相同的28nm工藝的FPGA芯片。與在封裝基板上安裝芯片相比，這項技術(shù)具有能夠提高芯片間的布線密度、縮短布線長度的優(yōu)點。該公司開發(fā)這項技術(shù)的目的是推動FPGA高集成化的發(fā)展，使之超越制造技術(shù)微細化的速度。
FPGA行業(yè)的另一位翹楚——阿爾特拉也展開了行動。該公司早已表明正在開發(fā)基于TSV的芯片集成技術(shù)，并且在2012年3月下旬正式宣布與臺積電（TSMC）合作開發(fā)出了使用TSMC的CoWoS（Chip on Wafer on Substrate）集成工藝的三維集成電路測試器件。阿爾特拉的目的與賽靈思略有不同。從目前官方發(fā)布的信息來看，賽靈思的主要目標是大規(guī)模FPGA的高集成化，阿爾特拉的目標則是把包含F(xiàn)PGA的邏輯芯片與模擬電路、存儲器等多種要素技術(shù)集成在單一器件之中。其集成化對象中也包括阿爾特拉致力開發(fā)的光通信技術(shù)等。
今后，希望FPGA行業(yè)的雙雄以TSV為舞臺切磋技藝，加快這項技術(shù)的發(fā)展。
下載文檔
