新思科技日前宣布：TSMC認(rèn)證Synopsys Galaxy Design Platform能用于其最新的7nm FinFET制程工藝V1.0。

雙方還圍繞Design Compiler Graphical和IC Compiler II數(shù)字實(shí)施產(chǎn)品進(jìn)行了進(jìn)一步合作，支持雙方共同的客戶使用TSMC的高性能計(jì)算(HPC)方法處理7nm節(jié)點(diǎn)。經(jīng)驗(yàn)證，在計(jì)算密集型設(shè)計(jì)中，該方法能大幅提高性能。這些合作成果能提高設(shè)計(jì)人員創(chuàng)建下一代產(chǎn)品的速度。

由于制程、性能和產(chǎn)量需求對(duì)創(chuàng)新解決方案的需要，雙方就整個(gè)流程都無縫支持的via-structure開展廣泛合作，將其作為7nm設(shè)計(jì)和7nm HPC流程部署的關(guān)鍵。該解決方案包含Design Compiler Graphical各處的性能擴(kuò)展和via-structure假設(shè)分析，還能在支持PrimeTime ECO的IC Compiler II布局繞線流程中進(jìn)行自動(dòng)創(chuàng)建和插入。對(duì)PrimeTime ECO的支持能在最后的時(shí)序簽收ECO階段保留和增強(qiáng)通路銅柱結(jié)構(gòu)。Synopsys與TSMC會(huì)合作創(chuàng)造能實(shí)現(xiàn)高性能、高可靠性的7nm設(shè)計(jì)的創(chuàng)新方法。

為滿足低功耗運(yùn)行的需要，全面支持先進(jìn)的波形傳播(AWP)基于與參數(shù)片上變異(POCV)技術(shù)的Galaxy Design Platform提供低壓支持。

IC Compiler II還能在PrimeTime時(shí)序分析和簽收技術(shù)部署的設(shè)計(jì)收斂階段中提供精確的簽收時(shí)序。整個(gè)平臺(tái)都部署了總功耗優(yōu)化技術(shù)，包括擴(kuò)展的多位方法支持和先進(jìn)的并發(fā)時(shí)鐘與數(shù)據(jù)優(yōu)化，能增強(qiáng)設(shè)計(jì)人員提供高度分化的低功耗產(chǎn)品的能力。

增強(qiáng)的PrimeTime物理感知ECO可以用于7nm工藝，能無縫滿足最新的制程驅(qū)動(dòng)要求，包括ECO已布置元件的pin跟蹤對(duì)齊和低泄露電力恢復(fù)。

TSMC設(shè)計(jì)架構(gòu)營銷部資深總監(jiān)Suk Lee表示：“這表示Synopsys與TSMC提供全流程設(shè)計(jì)工具且與7nm制程工藝并行的長期合作進(jìn)入尾聲。現(xiàn)在，合作成果能讓設(shè)計(jì)人員提前將設(shè)計(jì)送交制造。”

Synopsys設(shè)計(jì)部產(chǎn)品營銷副總裁Bijan Kiani表示：“此次合作充分利用了創(chuàng)新的TSMC 7nm高性能低功耗技術(shù)。最終成果允許我們共同的客戶使用Galaxy Design Platform進(jìn)行高質(zhì)量的7nm設(shè)計(jì)。”

TSMC認(rèn)證的可以用于其7nm制程的Galaxy工具有：

• IC Compiler II布局繞線：全色彩繞線和提取、能減少行尾空缺的先進(jìn)切割金屬建模以及通路銅柱技術(shù)的全流程部署。

• PrimeTime簽收時(shí)序：帶增強(qiáng)變異建模的精確簽收時(shí)序分析、低壓支持和適合HPC設(shè)計(jì)的通路銅柱ECO技術(shù)。

• StarRC簽收提?。合冗M(jìn)的色彩感知變異建模、實(shí)現(xiàn)高性能設(shè)計(jì)的通路銅柱支持和能獲得所需精確性的增強(qiáng)FinFET MEOL寄生建模。

• IC Validator物理簽收：簽收DRC和LVS的認(rèn)證運(yùn)行集、切割金屬和復(fù)雜的信號(hào)填入空缺支持。

• HSPICE、CustomSim和FineSim仿真解決方案：具有自加熱/老化效應(yīng)的FinFET設(shè)備建模和Monte Carlo特性支持。模擬、邏輯、高頻和SRAM設(shè)計(jì)的精確電路仿真結(jié)果。

• Custom Compiler定制設(shè)計(jì)：全色彩交互繞線、DRC檢查和密度報(bào)告、色彩感知EM和RC報(bào)告。

• NanoTime定制時(shí)序分析：7nm嵌入式SRAM的SPICE精確晶體管級(jí)靜態(tài)時(shí)序分析以及電源軌槽接觸的新網(wǎng)狀網(wǎng)絡(luò)寄生建模。

• ESP-CV定制函數(shù)驗(yàn)證：7nm SRAM、巨指令和元件庫設(shè)計(jì)的晶體管級(jí)符號(hào)等價(jià)性檢查。

• CustomSim可靠性分析：色彩感知EM規(guī)則的精確動(dòng)態(tài)晶體管級(jí)IR/EM分析和高級(jí)通路支持。

• 此外，PrimeRail中實(shí)施了具有高級(jí)元件電流分配建模功能的柵級(jí)靜態(tài)/動(dòng)態(tài)信號(hào)和PG IR/EM分析，不包括溫度感知功能。TSMC和Synopsys仍在針對(duì)這一功能進(jìn)行合作。

亮點(diǎn)：

• Design Compiler Graphical和IC Compiler II支持TSMC的創(chuàng)新通路銅柱流程，實(shí)現(xiàn)了高性能計(jì)算(HPC)設(shè)計(jì)

• Galaxy Design Platform的先進(jìn)波形傳播技術(shù)和參數(shù)片上變異技術(shù)支持低壓設(shè)計(jì)

• Custom Complier通過了TSMC 7nm制程工藝的認(rèn)證