Cadence設(shè)計系統(tǒng)公司宣布組建Power Forward Initiative，以解決電子行業(yè)面臨的低功耗IC設(shè)計難題。該聯(lián)盟的成員包括超微半導(dǎo)體（AMD）、應(yīng)用材料公司、ARM、ATI、Cadence設(shè)計系統(tǒng)公司、飛思卡爾半導(dǎo)體、富士通有限公司、NEC電子及臺積電公司(TSMC)。該聯(lián)盟將會利用這些領(lǐng)先的技術(shù)公司的專業(yè)技術(shù)，設(shè)計并生產(chǎn)更節(jié)能的電子器件。

    Power Forward Initiative將連接設(shè)計、驗證和實現(xiàn)以降低風(fēng)險，并提高芯片功耗降低的可預(yù)測性。各成員將采取一種全新的自動化設(shè)計架構(gòu)，使芯片的功耗降低。為了達到這一目標，Power Forward Initiative提倡改良并推廣一種開放的新規(guī)范，以捕獲低功耗設(shè)計意圖的核心，并將設(shè)計、實現(xiàn)和驗證等領(lǐng)域連接起來。該組織的目標是從2007年開始進行這一開放的行業(yè)標準化進程。

    “Cadence相信開發(fā)低功耗技術(shù)的最大收益將是來自架構(gòu)層面，我們已經(jīng)投資于可實現(xiàn)IP復(fù)用和移植的新技術(shù)?！?nbsp;Cadence總裁兼首席執(zhí)行官 Mike Fister表示，“Power Forward Initiative聯(lián)合行業(yè)的領(lǐng)導(dǎo)者，在改進我們已經(jīng)完成的模塊構(gòu)造工作的同時，提供一個能進行更高級別研究的平臺，這將帶領(lǐng)業(yè)界以更廣泛、系統(tǒng)化和集成化的方法進行低功耗設(shè)計?！?

    “隨著微處理器設(shè)計尺寸縮小和工藝改進，功耗成為所有新設(shè)計需考慮的首要問題。”AMD商用部高級副總裁Marty Seyer說，“以提高功耗作為提高性能水平的代價，對于現(xiàn)在和未來的處理器都無法接受。我們期待著與Power Forward Initiative一起設(shè)計并使用新的設(shè)計自動化方法，減少高性能半導(dǎo)體器件產(chǎn)生的功耗效應(yīng)。”

    考慮到這一貫穿整個設(shè)計鏈的特定功耗設(shè)計管理目標對廣泛方法的需求，以及為確保平穩(wěn)合作和高成品率生產(chǎn)能力，聯(lián)盟成員將使用Common Power Format (CPF)的第一個版本。這種新的規(guī)范語言通過把握設(shè)計師的功耗管理意圖，解決設(shè)計自動化工具流程的限制。Common Power Format為設(shè)計開發(fā)和生產(chǎn)提供一個一致的參考點，讓所有設(shè)計和技術(shù)相關(guān)的功耗約束都可以保存在一個文件中，并且在整個設(shè)計流程中應(yīng)用該文件。