最新一代的圖形處理器集成了30億個晶體管，耗能約為200瓦。這個數字確實令人印象深刻--迄今為止你可以想象人類的大腦就等同于一萬億個晶體管，耗能僅為20瓦，遠遠低于點亮一個電燈泡的能耗。

半導體制造商希望在他們應對行業(yè)中的最新挑戰(zhàn)時能擁有這樣令人羨慕的頭腦：在能效上更進一步。這一直是芯片設計者關注的重點，但是當降低能耗的常用技術正在逐漸喪失他們的效率時就必須采取新的手段了。

美國加利福尼亞大學伯克利工程學院的教授簡.若比本周在參加舊金山舉行的固態(tài)電路大會時表示"在過去十年間我們所采用的技術正在逐漸失去它的作用"。這不是一種抽象的關系。能效的穩(wěn)步提升是當下功能強大的計算機迅猛發(fā)展的主要助推器，特別是iPhone這樣的移動設備，其電池的壽命是至關重要的。最大的收獲來自"處理器體積的縮小"或者說向更新的制造工藝發(fā)展，可以讓晶體管的體積越來越小。這種規(guī)則性的發(fā)展就是眾所周知的摩爾定律，但是每一代處理制程能改進半導體每瓦的性能也是半導體行業(yè)追求的目標。

數字設備公司，Broadcom和蘋果的前任芯片工程師DanDobberpuhl表示，制程工藝的進步理論上來說可以將能效提高三倍，但是目前的發(fā)展只能將能效提高1.4倍。

三星電子公司總裁Oh-HyunKwon之前曾經說過"低于30納米的話，我們就必須采用新的材料和架構來降低晶體管的電壓"。

工程師一直在采用其他的方法來降低能耗，比如控制電流的泄漏，但是得到的回報也在不斷遞減。就有參加固態(tài)電路大會的與會者提議要將未來處理器的能耗降低10倍。

TSMC公司的首席技術官杰克.桑表示，最新的處理器設計能解決部分問題。他們的選擇是一種稱之為FinFET的設計，在每個晶體管上使用多個門柵，另外一種設計叫做無縫晶體管。

研究人員在FinFET的研發(fā)上取得了巨大的進步，TSMC公司希望這種設計能用在未來的CMOS上，這也是半導體行業(yè)中的標準硅芯片制造流程。

桑和其他參加討論的與會者還對稱之為3D堆棧的包裝技術充滿了信心，這種設計是芯片位于彼此的頂端而不是并排的排列方式。這樣就可以讓芯片以更短的距離互聯(lián)在一起，從而降低電子損耗。

不過這些技術中有很多依然處于研發(fā)階段，如果他們無法與目前的CMOS制造設備相兼容，那么實施成本將比較昂貴。

STMicroelectronics公司負責研發(fā)的副總裁PhilippeMagarshack表示，還有一種方法可以解決這個問題。目前的芯片非常的不靈活，因此這些芯片無法與他們的環(huán)境完全適應。他提議了一種被他稱作"感覺和反饋"的方法。

智能手機芯片的需求變化的非常廣泛。芯片應該根據智能手機是打電話還是顯示視頻來調節(jié)他們的電壓，時鐘頻率和其他的組件的高低。
 

Magarshack表示，目前是根據時鐘門控和電壓范圍來實施的，但是如果每個組件-比如天線，接收器等等要同步設計才能做得更好。

解決方案就是系統(tǒng)只在需要的時候才消耗能量。使用我們目前的工具要想實現(xiàn)這一點是絕對不可能的。我們需要新一代的工具和方法。

Magarshack和桑都提議了一種稱之為輸入/輸出體系結構的方法，可以允許多個組件來共享輸入/輸出設備。舉例來說，一個動態(tài)隨機存儲器芯片可以被配置在基礎處理器上，取代連續(xù)輸入/輸出執(zhí)行的方式并行處理。

前任DEC工程師Dobberpuhl表示，最大的收獲是來自于改進的運算法則和體系結構，包括更加高效的并行設計。

英特爾移動通訊公司的總裁Herman Eul表示，關鍵是通過類似處理器將功能轉移為數字形式。數字電路縮小規(guī)模要更容易一些，他們可以被重新編譯，從而一個單個的無線電收發(fā)器可以用于一部3G手機的所有五個頻率波段，來替代目前所使用的五個獨立的芯片。

"最具能效的晶體管是目前還沒有出現(xiàn)的晶體管"Eul表示?？偟膩碚f與會的討論者們看起來都比較樂觀，或許只是因為半導體工程的進步已經突破了過去的許多障礙。"概括而言就是工程師們從來都不曾放棄"Eul強調說。