摘要：  矽智財(cái)大廠英商安謀(ARM)及臺(tái)積電擴(kuò)大合作，安謀針對(duì)臺(tái)積電28納米HPM制程，推出以ARMv8指令集為架構(gòu)的Cortex-A57與Cortex-A53處理器優(yōu)化套件矽智財(cái)(POPIP)解決方案，并同時(shí)發(fā)布針對(duì)臺(tái)積電16納米鰭式場(chǎng)效晶體管(FinFET)制程技術(shù)的POPIP產(chǎn)品藍(lán)圖。

關(guān)鍵字：  處理器，芯片，28納米

矽智財(cái)大廠英商安謀(ARM)及臺(tái)積電擴(kuò)大合作，安謀針對(duì)臺(tái)積電28納米HPM制程，推出以ARMv8指令集為架構(gòu)的Cortex-A57與Cortex-A53處理器優(yōu)化套件矽智財(cái)(POPIP)解決方案，并同時(shí)發(fā)布針對(duì)臺(tái)積電16納米鰭式場(chǎng)效晶體管(FinFET)制程技術(shù)的POPIP產(chǎn)品藍(lán)圖。

處理器優(yōu)化套件(POP)技術(shù)是ARM全面實(shí)作策略中不可或缺的關(guān)鍵要素，能使ARM的合作伙伴得以突破功耗、性能與面積最佳化等限制，迅速地完成雙核與四核的實(shí)作。此外，這項(xiàng)技術(shù)還能協(xié)助以Cortex處理器為基礎(chǔ)的系統(tǒng)單芯片(SoC)進(jìn)行實(shí)作最佳化、降低開(kāi)發(fā)風(fēng)險(xiǎn)、并縮短產(chǎn)品上市的時(shí)程。

Cortex-A57與Cortex-A53處理器，均屬于64位元ARM架構(gòu)處理器，可獨(dú)立使用或互相搭配成大小核(big.LITTLE)處理器組合，以達(dá)到最佳的性能和功耗效率。多家率先獲得ARM授權(quán)，并且采用28納米HPM制程Cortex-A57POPIP的合作伙伴，已經(jīng)開(kāi)始進(jìn)行設(shè)計(jì)實(shí)作。

此外，針對(duì)16納米FinFET制程技術(shù)的Cortex-A57與Cortex-A53POPIP解決方案，也將在2013年第4季度開(kāi)放授權(quán)。

現(xiàn)有的臺(tái)積電28納米HPM制程解決方案產(chǎn)品組合，包括Cortex-A7、Cortex-A9、Cortex-A15、ARMMali-T624至Mali-T678圖形處理器，將在全新的POPIP產(chǎn)品加入后而更臻完備。

目前，ARM的合作伙伴已經(jīng)將采用POPIP技術(shù)的系統(tǒng)單芯片出貨到市場(chǎng)上，這些系統(tǒng)單芯片正被應(yīng)用于行動(dòng)游戲、數(shù)碼電視、機(jī)上盒、行動(dòng)運(yùn)算、智能手機(jī)等領(lǐng)域。

安謀表示，POPIP技術(shù)具備了實(shí)現(xiàn)ARM處理器實(shí)作最佳化的三大要件。首先，它包含了專門為ARM核心與制程技術(shù)調(diào)整過(guò)的Artisan實(shí)體IP邏輯庫(kù)和高速快取存儲(chǔ)器。這項(xiàng)實(shí)體IP的開(kāi)發(fā)是透過(guò)ARM的實(shí)作經(jīng)驗(yàn)與處理器設(shè)計(jì)工程師緊密合作的結(jié)果。

第二部分是全面標(biāo)竿測(cè)試報(bào)告，它記錄了ARM核心實(shí)作所需的確切條件和產(chǎn)生結(jié)果。最后一部分是詳細(xì)的實(shí)作說(shuō)明，包括一份使用指南、芯片平面圖規(guī)劃、程序檔以及設(shè)計(jì)工具，詳細(xì)記錄了為了達(dá)成目標(biāo)所采用的方法，以確保終端客戶可快速地在最低風(fēng)險(xiǎn)之下達(dá)到相同的實(shí)作結(jié)果。

POPIP產(chǎn)品現(xiàn)在可支持40納米至28納米的制程技術(shù)，16納米制程技術(shù)也已納入未來(lái)產(chǎn)品藍(lán)圖，可廣泛應(yīng)用于各類Cortex-A系列處理器和Mali繪圖處理器產(chǎn)品。