摘要：  賽靈思公司于3月21日至23 日在北京舉辦的第二十屆中國國際廣播電視信息網(wǎng)絡展覽會 (CCBN 2012)，全面展示其越來越受市場青睞的可編程解決方案，致力于推動廣播電視應用的新一輪創(chuàng)新。

關(guān)鍵字：  廣播電視，  3DTV，  單芯片，  DSP芯片

賽靈思公司于3月21日至23 日在北京舉辦的第二十屆中國國際廣播電視信息網(wǎng)絡展覽會 (CCBN 2012)，全面展示其越來越受市場青睞的可編程解決方案，致力于推動廣播電視應用的新一輪創(chuàng)新。在本次展會上您將看到賽靈思全球領先的可編程技術(shù)為中國及全球廣電行業(yè)帶來的靈活可擴展的廣播電視解決方案，其中包括最新的160通道EdgeQAM 解決方案、全面的實時視頻處理開發(fā)套件，以及賽靈思半導體領域最新的28nm系列產(chǎn)品應用。

賽靈思是全球可編程平臺領導廠商，長期以來賽靈思為高端專業(yè)廣播采集、傳輸和顯示系統(tǒng)提供了出色的可擴展性、靈活性和可重新配置能力。賽靈思可編程解決方案支持最新標準、接口和編解碼器的快速采用和遷移，幫助制造商從3DTV向數(shù)字影院(4K2K)和超高畫質(zhì)視頻演進，并大幅降低他們的整體資本支出和運營支出。

在2012 CCBN展會期間， 賽靈思公司將展示多款可編程平臺。這些平臺可協(xié)助廣播設備制造商開發(fā)出既能通過傳統(tǒng) SD/HD/3G-SDI 和 AES3 連接傳輸內(nèi)容，又能在保持最高視頻質(zhì)量的情況下與 VoIP 網(wǎng)絡橋接的系統(tǒng)。重點展示了基于單芯片的有線電視調(diào)制技術(shù)方案。 該方案實現(xiàn)了有線電視行業(yè)第一個用單個射頻端口支持多達 160 個正交幅度調(diào)制 (QAM )信道的160通道EdgeQAM 方案。 與此同時，賽靈思還展示了無需外置VCXO的低成本SDI接口環(huán)回方案，以及賽靈思 基于Spatan-6/Virtex-6的實時視頻處理目標設計平臺。

賽靈思公司亞太區(qū)渠道銷售總監(jiān)林世兆 表示，“3DTV等快速發(fā)展的標準、數(shù)字影院、先進音頻，以及消費者追逐最新技術(shù)產(chǎn)品所帶來的更高帶寬需求，都是推動廣播行業(yè)越來越多引入可編程解決方案的強勁動力。借助可編程方案，可以讓制造商們快速適應變化，獲得更多的競爭優(yōu)勢，并且可以延長產(chǎn)品的使用壽命?！彼€說，“對于那些目前正在尋求比ASIC或ASSP更便宜、風險更低而且功能更多解決方案的所有廣播和音頻設備制造商，以及希望替換DSP芯片，以降低總成本、功耗和BOM成本的音頻設計人員來說， 賽靈思的這些廣播音頻視頻解決方案都將是很好的選擇”。

賽靈思公司全球廣播電視部門高級技術(shù)營銷經(jīng)理酆毅表示，“賽靈思致力于為廣播電視行業(yè)提供覆蓋從視頻采集端的攝像機到消費端的電視機的端到端解決方案。 針對視頻信號鏈路、視頻處理，視頻傳輸，賽靈思提供了靈活的芯片及IP捆綁的完整解決方案。 基于賽靈思全球領先的6系列和7系列FPGA， 賽靈思為行業(yè)提供了理想的廣播開發(fā)平臺”。

賽靈思現(xiàn)場展覽演示活動包括：

160通道EdgeQAM 方案

這是基于單芯片的有線電視頭端高密度正交幅度調(diào)制 (QAM )技術(shù)方案。該方案是在基于賽靈思 28nm 7 系列 FPGA上實現(xiàn)的。該技術(shù)讓多系統(tǒng)運營商 (MSO) 能夠通過現(xiàn)有有線電視前端系統(tǒng)提供更豐富的三重播放業(yè)務。Edge QAM 平臺不僅能幫助設計人員評估 IP，而且還能對與其設備設計相關(guān)的初始概念驗證進行仿真。該演示平臺采用經(jīng)過優(yōu)化的高性能低功耗 28nm 工藝技術(shù)實現(xiàn)的 Kintex™-7 FPGA。此外，該演示平臺還采用了 美國模擬器件公司(ADI)和美信( Maxim )公司的高速 DAC 以及 RADX Technologies 的評估 IP 核(J.83 Annex A/B/C、Frequency-Agile Digital Up Converter [DUC] 以及 美國模擬器件公司和 美信高速 DAC 的數(shù)字預失真模塊)，能夠通過使用單個射頻端口支持多達 160 個 QAM 信道。

無需外置VCXO的SDI環(huán)回方案

在這次國際廣播電視設備展上，與會者看到一種全新的 參考設計，該參考設計使客戶無需在多通道 SDI 設計中采用外置 VCXO，從而顯著降低系統(tǒng)成本。該參考設計充分發(fā)揮賽靈思收發(fā)器的內(nèi)置功能，讓所有傳輸 SERDES 使用唯一的時鐘速率，將 FPGA 系統(tǒng)時鐘噪聲與 SERDES 隔離開來，在以低抖動運行的同時不消耗額外的功耗。Virtex-6 FPGA、新一代 7 系列 FPGA 和 Zynq™ 可擴展處理平臺均提供無 VCXO 的參考設計。

賽靈思 Spatan-6/Virtex-6實時視頻處理目標設計平臺

該平臺由一個廣播級質(zhì)量的視頻和影像處理 IP 包、支持 Virtex-6 FPGA 的參考設計和 Spartan-6 FPGA 廣播連接套件組成，后者包括Xilinx® ISE® 設計套件嵌入式開發(fā)軟件。IP 核、工具和硬件組合讓設計人員能更加輕松地為支持各種 SD/HD/3D 格式、幀率和解析度的多種廣播應用類型開發(fā)實時視頻處理鏈。此套件的 FMC(FPGA 中間卡)連接器支持設計者面向IP視頻以及其他需要實時性能的廣播設計(包括突發(fā)新聞、現(xiàn)場直播活動和體育報道)接口而快速評估，并集成 了SD/HD/3G-SDI、AES3 音頻、DVI、HDMI™、DisplayPort、10GbE(10 Gb 以太網(wǎng))。此外，該套件也可用來創(chuàng)建數(shù)字影院和超高畫質(zhì)(或超級 HDTV)系統(tǒng)中需要最高視頻質(zhì)量和最高帶寬的應用。