瑞薩科技董事兼產(chǎn)品技術本部長中屋雅夫介紹研究開發(fā)（R&D）方針

      瑞薩科技董事兼產(chǎn)品技術本部長中屋雅夫，于2008年10月22日在東京面向新聞媒體發(fā)布了研究開發(fā)（R&D）方針。其核心是強化設計能力以提高開發(fā)效率，從而提供高附加值產(chǎn)品。 
      中屋首先介紹了半導體產(chǎn)業(yè)的整體情況。雖然難以像以前那樣實現(xiàn)近20％的增長，但預計半導體產(chǎn)業(yè)今后每年還會有7～8％增長，有望實現(xiàn)高于整個經(jīng)濟平均值的增長。目前的問題是產(chǎn)品單價下滑和設計成本在開發(fā)中所占比重增加。 
      產(chǎn)品單價自1995年以來一直下滑。另一方面，設計成本在開發(fā)成本中所占的比例隨著制造工藝的微細化迅速增加。例如，制造100萬個10mm×10mm芯片，如果使用0.18μm工藝，則制造成本和設計成本基本相同。而如果利用65nm工藝，設計成本將驟增為制造成本的近10倍。 
      其原因在于系統(tǒng)級設計（配置→RTL）需要投入大量人力資源。如利用90nm工藝制造1億8000萬個晶體管芯片時，系統(tǒng)級設計人力資源占設計成本的51％。

還將把EXREAL應用于微控制器開發(fā) 
      瑞薩為將系統(tǒng)級設計成本削減20～30％，制定了兩個策略。一是利用C語言（及其擴展語言）制作硬件虛擬模型。這樣除可以比原來提前開始軟件開發(fā)外，還可以及早發(fā)現(xiàn)硬件的設計錯誤。 
      提高系統(tǒng)級設計效率的第二個策略是采用動作合成工具。在此次的發(fā)布中，中屋表示“已在部分圖像編解碼器IP內(nèi)核“VPU”中應用了市售動作合成工具”。另外，瑞薩已在日本Cadence Design Systems舉行的會議上，公開了應用美國Cadence Design Systems動作合成工具的實例。 
      此外，作為提高設計效率的方法，中屋還介紹了平臺“EXREAL”。并表示，正在開發(fā)的新款CISC微控制器“RX”（同4）也采用了EXREAL。目的是使在微控制器中增加新電路的ASSP開發(fā)以及微控制器派生器件的開發(fā)更加容易。

利用強大的IP內(nèi)核提高產(chǎn)品附加值 
      此次公布的另一個方針是提高附加值，將主要依靠硬IP來實現(xiàn)。具體包括：(1)SH內(nèi)核多核化及上述的VPU，超并行處理電路“MX”處理器內(nèi)核技術；(2)RF電路及A-D/D-A轉(zhuǎn)換器等模擬IP；(3)閃存及MRAM等存儲器IP等。 
      除IP內(nèi)核外，中屋還介紹了以安全技術和無線連接技術等提高產(chǎn)品附加值的技術。最后，作為R&D的基礎設施，中屋闡述了研發(fā)費用、海外開發(fā)體制以及與合作伙伴的合作開發(fā)等。比如，今后將拿出銷售額的15～16％作為研發(fā)費用。另一方面將減少設備投資。 
      另外，海外開發(fā)基地的人員將由07年的1000人到2011年增至2000人。此外，截至08年3月，在瑞薩旗下的2萬8600人員工（全球合計）中，將有20％參與研究開發(fā)。 
      由于僅靠自身力量無法從事所有研發(fā)，因此還將促進與合作伙伴的合作開發(fā)。作為具體案例，介紹了此前剛剛宣布的與松下的32nm工藝合作開發(fā)等。