【導(dǎo)讀】意法半導(dǎo)體工程師出版專著，以ASIC設(shè)計流程中采用多米諾邏輯電路設(shè)計，詳細論述在高速設(shè)計自動化的方法理論及技術(shù)突破 意法半導(dǎo)體的工程師公布了如何在半導(dǎo)體設(shè)計自動化領(lǐng)域運用多米諾邏輯電路（Domino Logic）設(shè)計的方法理論。多米諾邏輯電路是一種超級快速電路的設(shè)計方法，用于最高性能的定制化設(shè)計。意法半導(dǎo)體首席資深工程師Razak Hossain在《High Performance ASIC De  
    意法半導(dǎo)體的工程師公布了如何在半導(dǎo)體設(shè)計自動化領(lǐng)域運用多米諾邏輯電路（Domino Logic）設(shè)計的方法理論。多米諾邏輯電路是一種超級快速電路的設(shè)計方法，用于最高性能的定制化設(shè)計。意法半導(dǎo)體首席資深工程師Razak Hossain在《High Performance ASIC Design:Using Synthesizable Domino Logic in An ASIC Flow》一書中詳細論述了這種設(shè)計方法，這是首部詳細論述在標準自動化設(shè)計流程采用多米諾邏輯電路設(shè)計的專著，書中描述的技術(shù)來自一個為期三年的工業(yè)開發(fā)項目。

    數(shù)字邏輯電路在當(dāng)今半導(dǎo)體市場占有最大的份額。目前數(shù)字邏輯電路的實現(xiàn)技術(shù)以自動邏輯合成和物理設(shè)計方法為主。與定制設(shè)計技術(shù)相比，這兩種技術(shù)可以在更短的時間內(nèi)完成數(shù)字設(shè)計，需要的設(shè)計工程師人數(shù)更少，但是這兩種方法現(xiàn)在只局限于微處理器和少量的超高性能的數(shù)字設(shè)計。雖然利用ASIC設(shè)計方法可以在定制設(shè)計中模仿很多高性能數(shù)字設(shè)計方法，但是標準ASIC設(shè)計流程不支持使用多米諾邏輯設(shè)計。 

    如果能夠簡便易用，多米諾邏輯設(shè)計將會有更廣闊的應(yīng)用空間。例如，隨著VLSI系統(tǒng)演變?yōu)槠舷到y(tǒng)（SoC），很多傳統(tǒng)的系統(tǒng)級優(yōu)化將會在芯片上完成。如果可以用一個速度更快的多米諾邏輯處理器內(nèi)核取代多個處理速度較慢的內(nèi)核，則可以進一步降低成本?；蛘?，如果使用多米諾邏輯電路技術(shù)實現(xiàn)一款既有的設(shè)計，則可以提高原設(shè)計的運行速度，而且不會發(fā)生微架構(gòu)重新設(shè)計和軟件移植的費用。在納米級CMOS混合信號應(yīng)用中控制模擬和射頻（RF）電路，是高速數(shù)字邏輯電路的另一種應(yīng)用形式。在關(guān)鍵模塊中巧妙地使用多米諾邏輯電路，可以使目標應(yīng)用的功耗最小化，同時使工藝技術(shù)的性能最大化。

    “高速數(shù)字邏輯對于采用先進的CMOS工藝設(shè)計的射頻（RF）應(yīng)用至關(guān)重要，因為無線調(diào)制解調(diào)器的射頻部分對數(shù)字信號處理性能的依賴性越來越強，”ST-NXP Wireless射頻設(shè)計總監(jiān)Thierry Arnaud表示，“自動化設(shè)計方法可以提高生產(chǎn)效率，加快產(chǎn)品上市時間，改進設(shè)計的總體質(zhì)量?！?

    《High Performance ASIC Design: Using Synthesizable Domino Logic in An ASIC Flow》由劍橋大學(xué)出版社出版發(fā)行，這本書總述ASIC設(shè)計中實現(xiàn)高速度設(shè)計的方法，再分章節(jié)詳細介紹多米諾邏輯電路標準單元庫的設(shè)計和定征，以及一個先進的多米諾邏輯合成流程。本書還用實際結(jié)果來驗證多米諾邏輯自動設(shè)計方法，包括硅測量，同時還以現(xiàn)實世界的設(shè)計實例，例如：微處理器和Viterbi解碼器的執(zhí)行單元的實現(xiàn)，來說明如何在實際應(yīng)用中使用這種設(shè)計方法。這本書特別適合電氣和計算機工程專業(yè)的研究生和研究人員閱讀，同時還適合半導(dǎo)體工業(yè)的電路設(shè)計工程師和EDA工程師學(xué)習(xí)。