Analysis of Switched-Capacitor Feedback

摘 要： 長(zhǎng)期以來(lái)，開(kāi)關(guān)電容共模反饋被廣泛應(yīng)用于全差分OTA中，但缺乏足夠的理論分析，以至于出現(xiàn)設(shè)計(jì)的盲目性。本文在前人的理論分析基礎(chǔ)上創(chuàng)新的提出了新的開(kāi)關(guān)電容共模反饋的連續(xù)時(shí)間等效共模和差模分析模型，對(duì)開(kāi)關(guān)電容共模反饋電路的共模和差模特性進(jìn)行分析，進(jìn)而為開(kāi)關(guān)電容共模反饋電路設(shè)計(jì)提供了強(qiáng)有力的理論支持。

關(guān)鍵詞： 開(kāi)關(guān)電容 , 共模反饋 , 全差分電路

Abstract： For a long time switch-capacitor common-mode feedback circuits have been used in fully differential OTA, yet without sufficient analysis in theory, resulting in unreasonable design. This paper proposes some new continuous-identical common-mode and differential-mode model for switch-capacitor common-mode feedback circuits on the basis of existed theory. Based on the new models, common-mode and differential-mode characteristics are studied, providing a powerful theory supporting the design of switch-capacitor common-mode feedback circuits.

Key words： switched-capacitor , common-mode feedback , full-differential circuits

1引言
全差分開(kāi)關(guān)電容電路由于具有全差分電路的高輸出擺幅和對(duì)電源等共模噪聲的抑制以及開(kāi)關(guān)電容電路的高精度而成為常用電路形式[1,2,3,4,8]。而全差分電路設(shè)計(jì)的關(guān)鍵和難點(diǎn)是共模反饋電路的設(shè)計(jì)[2]。缺乏好的共模反饋電路會(huì)造成輸出共模電壓波動(dòng)，并會(huì)通過(guò)電路的不對(duì)稱(chēng)性而轉(zhuǎn)化為差分輸出，破壞差分輸出信號(hào)。另一方面，輸出共模偏離預(yù)定值會(huì)導(dǎo)致差分輸出擺幅受限，進(jìn)而造成削頂或削底失真，此時(shí)檢測(cè)出的共模值偏離實(shí)際輸出錯(cuò)誤的共模值，進(jìn)而返回錯(cuò)誤的控制電壓進(jìn)一步造成共模電壓偏離正常值，嚴(yán)重影響電路性能。

直到最近一直有各種論文在對(duì)開(kāi)關(guān)電容共模反饋電路進(jìn)行分析[3,4,5,6]，但是各種分析仍然不能對(duì)開(kāi)關(guān)電容共模反饋進(jìn)行全面的系統(tǒng)的理論分析，并存在各種缺陷。由于和連續(xù)時(shí)間共模反饋電路的工作機(jī)理有些不同，并且處于采樣系統(tǒng)中，很難用連續(xù)域的手段進(jìn)行分析和仿真，所以長(zhǎng)期以來(lái)缺乏足夠的分析和設(shè)計(jì)的依據(jù)，致使設(shè)計(jì)帶有一定的盲目性。

本文總結(jié)并提出了新的開(kāi)關(guān)電容共模反饋的連續(xù)時(shí)間等效共模和差模分析模型，對(duì)開(kāi)關(guān)電容共模反饋電路的共模（共模穩(wěn)定性和環(huán)路建立時(shí)間）和差模特性進(jìn)行分析，進(jìn)而為開(kāi)關(guān)電容共模反饋電路設(shè)計(jì)提供了強(qiáng)有力的理論支持。

2開(kāi)關(guān)電容共模反饋電路的理論分析

2.1 開(kāi)關(guān)電容共模反饋電路的基本原理和結(jié)構(gòu)

共模反饋電路一般分為兩個(gè)部分：共模檢測(cè)電路和比較放大器電路?；驹硎峭ㄟ^(guò)共模檢測(cè)電路檢測(cè)出輸出共模電壓，然后輸入比較放大器電路和預(yù)先指定的輸出共模參考電壓相比較，將它們的差值放大并返回到原電路對(duì)輸出共模電壓的偏移進(jìn)行校正[2]。共模反饋電路可以分為連續(xù)時(shí)間共模反饋電路和開(kāi)關(guān)電容共模反饋電路。連續(xù)時(shí)間共模反饋電路主要應(yīng)用于連續(xù)時(shí)間電路中，但是具有限制差模輸出信號(hào)擺幅，增加差模負(fù)載，增加靜態(tài)功耗和檢測(cè)共模電壓非線性等缺點(diǎn)。開(kāi)關(guān)電容共模反饋電路在這幾方面具有優(yōu)勢(shì)，但因?yàn)闀?huì)引入時(shí)鐘耦合和離散工作狀態(tài)使差分輸出信號(hào)出現(xiàn)毛刺而不適合用于連續(xù)時(shí)間電路中。開(kāi)關(guān)電容共模反饋電路已經(jīng)成功應(yīng)用于數(shù)據(jù)采樣系統(tǒng)中，尤其是在全差分開(kāi)關(guān)電容電路中。

連續(xù)時(shí)間共模反饋電路對(duì)輸出共模電壓偏移的校準(zhǔn)是連續(xù)進(jìn)行的。但開(kāi)關(guān)電容共模反饋電路對(duì)輸出共模電壓的反饋控制是離散的，是在每次電荷轉(zhuǎn)移的半個(gè)時(shí)鐘周期中完成的，校準(zhǔn)也是在不斷重復(fù)的半時(shí)鐘周期內(nèi)完成的。所以分析方法和連續(xù)時(shí)間共模反饋電路不同。在論文[6]中給出了開(kāi)關(guān)電容共模反饋的電路，一直沿用至今。一個(gè)帶開(kāi)關(guān)電容共模反饋電路的開(kāi)關(guān)電容積分器如圖1所示。左半電路為開(kāi)關(guān)電容積分器電路，右半電路為開(kāi)關(guān)電容共模反饋電路。其中的OTA如圖2所示。

圖1 帶開(kāi)關(guān)電容共模反饋的開(kāi)關(guān)電容積分器

圖2 開(kāi)關(guān)電容電路中的放大器原型

2.2 開(kāi)關(guān)電容共模反饋電路的共模分析

開(kāi)關(guān)電容共模反饋的作用機(jī)制和其他共模反饋的作用機(jī)制不盡相同。從本質(zhì)上說(shuō)，開(kāi)關(guān)電容共模反饋控制的是通過(guò)每次電荷轉(zhuǎn)移讓 穩(wěn)定在 ，而非像其他連續(xù)時(shí)間共模反饋那樣直接檢測(cè)和控制輸出共模電壓。因此，實(shí)際上開(kāi)關(guān)電容共模反饋的Vcm最終無(wú)法保證能穩(wěn)定在指定電壓Vcmref，只能在一定范圍內(nèi)預(yù)估。

假設(shè)分析的電路完全對(duì)稱(chēng)，則電路的共模環(huán)路和差模環(huán)路在穩(wěn)定工作狀態(tài)下不會(huì)相互干擾。由于開(kāi)關(guān)電容共模反饋電路存在兩個(gè)離散狀態(tài)，因此無(wú)法用和連續(xù)時(shí)間共模反饋相同的方法進(jìn)行共模等效分析。在傳統(tǒng)的分析中，按照和連續(xù)時(shí)間共模反饋相同的共模等效方法和評(píng)價(jià)指標(biāo)（共模反饋環(huán)路單位增益帶寬、環(huán)路增益和相位裕度）來(lái)近似分析開(kāi)關(guān)電容共模反饋電路。然而這些指標(biāo)在開(kāi)關(guān)電容共模反饋電路中有著不同的意義。

圖3 開(kāi)關(guān)電容電路的共模分析等效模型

本文提出一種新的開(kāi)關(guān)電容共模反饋的共模等效模型，如圖3所示。在圖3的等效電路中有2個(gè)共模放大器Acm1和Acm2，Acm1是由主放大器共模共模通路組成，Acm2是由共模反饋通路組成。其中Acm2周?chē)嬖趦蓚€(gè)環(huán)路，分別存在各自的建立過(guò)程。環(huán)路1由R2和C2組成。環(huán)路2由Acm2和C2組成。其中 ，C1即圖1中C9和C10，C2即圖1中的C7和C8，Cf為積分器積分電容，Ts為采樣時(shí)鐘周期。存在兩種情況，對(duì)應(yīng)不同的結(jié)論：（1）在環(huán)路2帶寬遠(yuǎn)大于環(huán)路1帶寬的情況下，每次電荷轉(zhuǎn)移完全。此時(shí)稱(chēng)為環(huán)路1速度受限。在此條件下，環(huán)路1的建立過(guò)程決定了共模穩(wěn)定的時(shí)間。其建立時(shí)間常數(shù) 。如果C1=C2，則 ，通常需要5個(gè)周期以上才能從一次輸出共模變動(dòng)中恢復(fù)過(guò)來(lái)。對(duì)于經(jīng)常出現(xiàn)的周期接近Ts的共模波動(dòng)，開(kāi)關(guān)電容共模反饋電路幾乎沒(méi)有任何穩(wěn)定作用。而通過(guò)增加開(kāi)關(guān)電容共模反饋采樣電容來(lái)提高輸出共模電壓穩(wěn)定速度的做法不可行，此電容過(guò)大不僅會(huì)極大地增加差模環(huán)路的負(fù)載，還會(huì)造成巨大的差模毛刺?？梢?jiàn)在此情況下，對(duì)開(kāi)關(guān)電容共模反饋電路而言，無(wú)論電路工作在什么采樣頻率下，其輸出共模電壓達(dá)到一定精度所需的時(shí)鐘周期數(shù)是不變的，而連續(xù)時(shí)間共模反饋電路對(duì)輸出共模電壓穩(wěn)定的速度和電路工作的采樣頻率無(wú)關(guān)。一個(gè)100MHz單位增益帶寬的連續(xù)時(shí)間共模反饋電路對(duì)應(yīng)的時(shí)間常數(shù)為10ns。和連續(xù)時(shí)間共模反饋電路增加共模環(huán)路單位增益帶寬來(lái)減小輸出共模電壓穩(wěn)定時(shí)間不同的是，在此情況下，開(kāi)關(guān)電容共模反饋電路中增加共模環(huán)路（Acm2和C2組成的環(huán)路）帶寬并不能減小輸出共模電壓的穩(wěn)定時(shí)間，而只能減小每次電荷轉(zhuǎn)移的時(shí)間，或建立精度。（2）在環(huán)路1帶寬遠(yuǎn)大于環(huán)路2帶寬的情況下，每次電荷傳遞不完全，輸出共模電壓穩(wěn)定時(shí)間較長(zhǎng)，輸出共模電壓不穩(wěn)。此時(shí)稱(chēng)為環(huán)路2速度受限。仍然假設(shè)環(huán)2的環(huán)路單位增益頻率為100MHz，C1=C2，時(shí)鐘頻率為T(mén)s，當(dāng)100M<5/Ts（假設(shè)5 將電荷傳遞完畢），即Ts<50ns，或電路工作頻率高于20MHz時(shí)，開(kāi)關(guān)電容共模反饋電路不能在每次C1、C2電荷傳遞過(guò)程中完整地傳遞電荷，因此也會(huì)出現(xiàn)輸出共模電壓穩(wěn)定速度下降的問(wèn)題。

因此，開(kāi)關(guān)電容共模反饋實(shí)際上是由兩個(gè)環(huán)路建立時(shí)間共同決定的。低速工作時(shí)（10MHz以下），連續(xù)時(shí)間共模反饋電路的穩(wěn)定速度會(huì)高于開(kāi)關(guān)電容共模反饋電路。此時(shí)，開(kāi)關(guān)電容共模反饋電路環(huán)1比環(huán)2的穩(wěn)定速度慢，因此穩(wěn)定速度決定于環(huán)1。所以連續(xù)時(shí)間共模反饋電路的穩(wěn)定速度會(huì)快于開(kāi)關(guān)電容共模反饋電路的穩(wěn)定速度。當(dāng)高速工作時(shí)（100MHz以上），開(kāi)關(guān)電容共模反饋電路速度受限于環(huán)2，此環(huán)的建立速度和連續(xù)時(shí)間共模反饋時(shí)間相當(dāng)，但由于存在兩個(gè)環(huán)路和兩個(gè)建立過(guò)程，總的來(lái)說(shuō)，會(huì)比連續(xù)時(shí)間共模反饋電路建立速度慢。所以在共模穩(wěn)定速度方面，連續(xù)時(shí)間共模反饋電路會(huì)更優(yōu)秀，尤其是在低頻電路中。

由此得到開(kāi)關(guān)電容共模反饋和連續(xù)時(shí)間共模反饋的等效模型，因此可以借用連續(xù)時(shí)間共模反饋理論對(duì)開(kāi)關(guān)電容共模反饋電路進(jìn)行分析?？梢钥闯鰇3<k1,k2，也證明在連續(xù)時(shí)間共模反饋電路環(huán)路單位增益頻率等于開(kāi)關(guān)電容環(huán)路2的單位增益頻率條件下，開(kāi)關(guān)電容共模反饋的建立速度會(huì)小于連續(xù)時(shí)間共模反饋電路。

假設(shè)兩環(huán)的環(huán)路時(shí)間常數(shù)相等，均為T(mén)s（采樣周期），與其對(duì)應(yīng)的連續(xù)時(shí)間共模反饋環(huán)路時(shí)間常數(shù)也為T(mén)s，此時(shí)開(kāi)關(guān)電容電路等價(jià)于連續(xù)時(shí)間環(huán)路建立時(shí)間常數(shù)

圖3中共模反饋的2個(gè)環(huán)路存在公共通路（C2），因此可以斷開(kāi)公共點(diǎn)分別判斷兩個(gè)環(huán)路的穩(wěn)定性。如果兩個(gè)環(huán)路都穩(wěn)定，則共模反饋環(huán)路是穩(wěn)定的[5]。環(huán)路1一定是穩(wěn)定的，所以只需要保證環(huán)路2是穩(wěn)定的。通過(guò)檢測(cè)此環(huán)路的相位裕度可以檢測(cè)其穩(wěn)定性。

在開(kāi)關(guān)電容應(yīng)用環(huán)境中，還存在另外一個(gè)共模放大通路Acm1同樣對(duì)輸出共模電壓起作用。減小主放大電路共模增益，以減小輸入共模變化對(duì)輸出共模的影響，使前一級(jí)的輸出共模電壓波動(dòng)不至于影響后一級(jí)的輸出共模電壓。同時(shí)該環(huán)路應(yīng)該保證足夠的相位裕度。

2.3 開(kāi)關(guān)電容共模反饋電路對(duì)差模環(huán)路的負(fù)載影響分析

開(kāi)關(guān)電容共模反饋電路對(duì)差分環(huán)路的負(fù)載效應(yīng)可以通過(guò)圖4的模型進(jìn)行分析。

圖4 開(kāi)關(guān)電容共模反饋對(duì)差模的負(fù)載影響分析等效模型

R1表示開(kāi)關(guān)電容濾波器的采樣電容等效電阻，C1為全差分放大器反饋電容，CL為差模負(fù)載電容，C’為跨接在輸出端和控制端共模反饋電容C7、C8，R’為開(kāi)關(guān)電容反饋電路的采樣電容C9、C10的等效電阻。開(kāi)關(guān)電容共模反饋電路對(duì)差模電路負(fù)載的增加在于共模反饋電容和共模反饋采樣電容的大小。這兩個(gè)電容的絕對(duì)值越小對(duì)差模環(huán)路的影響越小，這也是共模反饋電路設(shè)計(jì)的要求之一。而與之不同的是，共模反饋環(huán)路的穩(wěn)定性和這共模反饋電容的絕對(duì)值沒(méi)有太大的關(guān)系。增大共模反饋采樣電容的值會(huì)增大共模反饋環(huán)路中環(huán)1的建立速度，但同時(shí)也增加了差模反饋環(huán)路的負(fù)載，降低了電路處理速度，并可能造成失真。降低共模反饋電容大小可以減小對(duì)差模反饋環(huán)路的負(fù)載效應(yīng)，同時(shí)對(duì)共模環(huán)路影響不大。

4結(jié)束語(yǔ)

本文在第一次通過(guò)開(kāi)關(guān)電容共模反饋電路的共模和差模等效連續(xù)時(shí)間模型詳細(xì)分析了其共模特性和對(duì)差模環(huán)路的影響。通過(guò)這個(gè)分析可以更有效的對(duì)開(kāi)關(guān)電容共模反饋進(jìn)行分析和設(shè)計(jì)。

本文作者創(chuàng)新點(diǎn)：本文在第一次通過(guò)開(kāi)關(guān)電容共模反饋電路的直流、共模和差模等效模型詳細(xì)分析了其共模特性和對(duì)差模環(huán)路的影響。通過(guò)這個(gè)分析可以更有效的對(duì)開(kāi)關(guān)電容共模反饋進(jìn)行分析和設(shè)計(jì)。

參考文獻(xiàn)：
[1] Behzad Razavi. Design of Analog CMOS Integrated Circuits[M]. xi’an, Xi’an Jiaotong University Press, 2003. 359-360.
[2] David A. johns, Ken Martin .Analog Integrated Circuit Design[M]. Peking, Peking Industry Press, 2005. 203-204.
[3] Ojas Choksi, L.Richard Carley. Analysis of switched-capacitor common-mode feedback circuit[J]. IEEE trans on circuits and syst—II, 2003, vol. 50: 906-917.
[4] David Hernandez-Garduno, Jose Silva-Martinez. Continuous-Time Common-Mode Feedback for High-Speed Switched-Capacitor Networks[J]. IEEE JSSC, 2005,vol. 40:1610-1617.
[5] Paul J. Hurst, Stephen H. Lewis. Determination of Stability Using Return Ratios in Balanced Fully Differential Feedback Circuits[J]. IEEE trans on circuits and syst—II, 1995,vol. 42: 805-817.
[6] DANIEL SENDEROWICZ, STEPHEN F. DREYER, JOHN H. HUGGINS, CHOWDHURY F. RAHIM, CARLOS A. ABER. A Family of Differential NMOS Analog Circuits for a PCM Codec Filter Chip[J]. IEEE JSSC, 1982, vol. SC-17:1014-1023.
[7] BEDRICH J. HOSTICKA. Dynamic CMOS Amplifiers[J]. IEEE JSCC,1980, vol. SC-15: 887-894.
[8] 王坤,楊文榮,冉峰,劉濤,鄧霜. 一種新型電流運(yùn)算放大器的設(shè)計(jì)[J].微計(jì)算機(jī)信息，2006，22-11： 241-242

作者簡(jiǎn)介：吳鈺淳（1982－），男（漢族），四川人，清華大學(xué)微電子所碩士研究生，從事大規(guī)?；旌闲盘?hào)集成電路研究。
導(dǎo)師簡(jiǎn)介：嚴(yán)利人（1968-）男（漢族），江蘇人，清華大學(xué)微電子研究所副教授，從事高性能集成電路設(shè)計(jì)實(shí)現(xiàn)。
通信地址：100084 北京市清華大學(xué)微電子研究所 16#116