基于ADSP-TS101S的雷達(dá)信號(hào)處理系統(tǒng)的設(shè)計(jì)

作為面向數(shù)字信號(hào)處理的可編程嵌入式處理器，DSP具有高速、靈活、可靠、可編程、低功耗、接口豐富、處理速度快、實(shí)時(shí)性好等特點(diǎn)。雷達(dá)信號(hào)處理系統(tǒng)所涉及的主要技術(shù)包括數(shù)據(jù)重采樣、參數(shù)估計(jì)。

基于FPGA+DSP的雷達(dá)信號(hào)處理模塊的設(shè)計(jì)

基于FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．

基于數(shù)字鎖相技術(shù)的交流采樣及其信號(hào)處理

現(xiàn)在一些場(chǎng)合對(duì)應(yīng)急電源切換的時(shí)間要求越來越高,快速采集交流電壓信號(hào)并進(jìn)行實(shí)時(shí)處理,是實(shí)現(xiàn)準(zhǔn)確快速切換的關(guān)鍵,本文采用TMS320LF2407作為逆變控制芯片,并在此基礎(chǔ)上采用數(shù)字化鎖相技術(shù),RC低通濾波和諧波補(bǔ)償處理等方法,實(shí)現(xiàn)了交流電壓信號(hào)的準(zhǔn)確與快速的實(shí)時(shí)采集,為應(yīng)急電源的正確、快速切換控制奠定了基礎(chǔ).

ADC和DAC有什么區(qū)別？

不，這不是一個(gè)“愚弄人的”問題或腦筋急轉(zhuǎn)彎，并且我認(rèn)為我們的讀者都非常清楚模數(shù)轉(zhuǎn)換器(ADC)及數(shù)模轉(zhuǎn)換器(DAC)的基本功能。 但在如何使用這些轉(zhuǎn)換器以及人

基于Virtex的編程嵌入式信號(hào)處理背板的開發(fā)設(shè)計(jì)

基于FPGA的多通道高速實(shí)時(shí)信號(hào)處理系統(tǒng)設(shè)計(jì)

LabVIEW的信號(hào)處理方法

相位差測(cè)試哪種方法最好用？有兩個(gè)同頻率的正弦信號(hào)，想測(cè)試它們的頻率和相位差。有三種方法：過零檢測(cè)法、相關(guān)分析法、頻譜分析法。 哪種方法最好編程和精度最高？用軟件來完成的話，對(duì)信號(hào)要做什么處理？ 直接是

基于DSP和FPGA的水下目標(biāo)定位系統(tǒng)的信號(hào)處理模塊設(shè)計(jì)

基于軟核處理器的二頻機(jī)抖陀螺信號(hào)處理系統(tǒng)

測(cè)試測(cè)量常用信號(hào)處理方法

信號(hào)處理方法是虛擬測(cè)試系統(tǒng)中較為核心的技術(shù)，虛擬儀器的硬件主要用于獲取數(shù)據(jù)，數(shù)據(jù)獲取之后需要采用信號(hào)處理方法對(duì)數(shù)據(jù)進(jìn)行分析處理，從而達(dá)到測(cè)試分析、精確提取信號(hào)的目的。 常用的測(cè)試測(cè)量信號(hào)處理方法有哪些

基于FPGA的跨時(shí)鐘域信號(hào)處理——同步設(shè)計(jì)的重要

毫米波FMCW雷達(dá)近炸引信信號(hào)處理設(shè)計(jì)與實(shí)現(xiàn)

用CPLD實(shí)現(xiàn)FIR數(shù)字濾波器的設(shè)計(jì)

介紹了一種利用ALTERA公司的復(fù)雜可編程邏輯器件（CPLD）快速卷積法實(shí)現(xiàn)數(shù)字濾波器的設(shè)計(jì)

FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度加快，生命周期縮短。實(shí)現(xiàn)功能強(qiáng)、性能指標(biāo)高、抗干擾能力強(qiáng)、工作穩(wěn)定可靠、體積小、功耗低、結(jié)構(gòu)緊湊合理符合彈載要求的導(dǎo)引頭信號(hào)處理器已經(jīng)勢(shì)在必行。過去單一采用DSP處理器搭建信號(hào)處理器已經(jīng)不能滿足要求．FPGA+DSP的導(dǎo)引頭信號(hào)處理結(jié)構(gòu)成為當(dāng)前以及未來一段時(shí)間的主流。

基于DSP的CPCI總線架構(gòu)設(shè)計(jì)的實(shí)時(shí)圖像信號(hào)處理平臺(tái)

DSP+FPGA混用設(shè)計(jì)為了提高算法效率，實(shí)時(shí)處理圖像信息，本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計(jì)的。業(yè)務(wù)板以FPGA為處理核心，實(shí)現(xiàn)數(shù)字視頻信號(hào)的實(shí)時(shí)圖像處理，DSP實(shí)現(xiàn)了部分的圖像處理算.

基于PCI總線通用DSP信號(hào)處理系統(tǒng)的設(shè)計(jì)方案

數(shù)字信號(hào)的處理離不開算法和實(shí)現(xiàn)手段。數(shù)字信號(hào)處理器（digital signal processor簡(jiǎn)稱DSP）。是在模擬信號(hào)變換成數(shù)字信號(hào)以后進(jìn)行高速。

高性能信號(hào)處理通用平臺(tái)研究

本文提出了一種基于TMS320C6701信號(hào)處理器的高性能信號(hào)處理模塊的設(shè)計(jì)方案，設(shè)計(jì)了具有一定通用性的并行信號(hào)處理模塊，該模塊具有高速互連接口，可以根據(jù)應(yīng)用系統(tǒng)的需求構(gòu)成不同的并行系統(tǒng)，完成各種信號(hào)處理任務(wù)。

基于FPGA的線陣CCD驅(qū)動(dòng)時(shí)序及模擬信號(hào)處理的設(shè)計(jì)

1 引言 電荷耦合器CCD具有尺寸小、精度高、功耗低、壽命長(zhǎng)、測(cè)量精度高等優(yōu)點(diǎn)，在圖像傳感和非接觸測(cè)量領(lǐng)域得到了廣泛應(yīng)用。由于CCD芯片的轉(zhuǎn)換效率、信噪比等光電特性只有在合適的時(shí)序驅(qū)動(dòng)下才能達(dá)到器件工藝設(shè)計(jì)所要

BittWare發(fā)布SP/S4AM用于Stratix FPGA的信號(hào)處理

近日，BittWare推出Stratix FPGA的信號(hào)處理AMC卡SP/S4AM。SP/S4AM信號(hào)處理的高級(jí)夾層卡采用Altera Stratix IV GX FPGA和4個(gè)SFP/SFP+光纖收發(fā)器，支持光纖通道，吉比特以太網(wǎng)，SONET，CPRI和OBSAI。 該卡還具有一個(gè)