內(nèi)核

我要報(bào)錯(cuò)

內(nèi)核是操作系統(tǒng)最基本的部分。它是為眾多應(yīng)用程序提供對(duì)計(jì)算機(jī)硬件的安全訪問的一部分軟件，這種訪問是有限的，并且內(nèi)核決定一個(gè)程序在什么時(shí)候?qū)δ巢糠钟布僮鞫嚅L時(shí)間。內(nèi)核的分類可分為單內(nèi)核和雙內(nèi)核以及微內(nèi)核。嚴(yán)格地說，內(nèi)核并不是計(jì)算機(jī)系統(tǒng)中必要的組成部分。

關(guān)于嵌入式系統(tǒng)－－獻(xiàn)給熱愛此道的初學(xué)者們

關(guān)于嵌入式系統(tǒng)－－獻(xiàn)給熱愛此道的初學(xué)者們

嵌入式軟件
2008-05-18

嵌入式系統(tǒng) BSP 內(nèi)核軟件
關(guān)于嵌入式系統(tǒng)－－獻(xiàn)給熱愛此道的初學(xué)者們

關(guān)于嵌入式系統(tǒng)－－獻(xiàn)給熱愛此道的初學(xué)者們

嵌入式職業(yè)規(guī)劃
2008-05-18

嵌入式系統(tǒng) BSP 內(nèi)核軟件
嵌入式應(yīng)用對(duì)微處理器的需求

嵌入式應(yīng)用對(duì)微處理器的需求

嵌入式教程
2008-05-17

微處理器嵌入式應(yīng)用 BSP 內(nèi)核
基于Nios II內(nèi)核的SOPC開發(fā)板的設(shè)計(jì)

基于 FPGA 的嵌入式系統(tǒng)設(shè)計(jì)為現(xiàn)代電子產(chǎn)品設(shè)計(jì)帶來了更大的靈活性，以 Altera 公司開發(fā)的 Nios II 軟核處理器為核心的SOPC(System on Programmable Chip)系統(tǒng)便是把嵌入式系統(tǒng)應(yīng)用在 FPGA 上的典型例子。

電子設(shè)計(jì)自動(dòng)化
2008-05-12

開發(fā)板 NIOS SOPC 內(nèi)核
如何處理好嵌入式DSP設(shè)計(jì)中的功耗優(yōu)化

對(duì)基于數(shù)字信號(hào)處理器(DSP)的系統(tǒng)而言，優(yōu)化功耗是一項(xiàng)重要但往往難以實(shí)現(xiàn)的設(shè)計(jì)目標(biāo)。現(xiàn)在，基于DSP的設(shè)備常常把以往各自獨(dú)立的多個(gè)應(yīng)用結(jié)合起來，每一個(gè)應(yīng)用都可能有多個(gè)工作模式。要得到這樣一個(gè)設(shè)備的功率分布是非常困難的一件事，更遑論整個(gè)復(fù)雜的系統(tǒng)。設(shè)計(jì)人員需要獲知盡可能多的最佳信息，以及能夠幫助他們優(yōu)化特定應(yīng)用之功耗的技術(shù)和工具。

單片機(jī)
2008-05-12

時(shí)鐘 DSP設(shè)計(jì) 嵌入式DSP 內(nèi)核
基于Nios II內(nèi)核的SOPC開發(fā)板的設(shè)計(jì)

基于 FPGA 的嵌入式系統(tǒng)設(shè)計(jì)為現(xiàn)代電子產(chǎn)品設(shè)計(jì)帶來了更大的靈活性，以 Altera 公司開發(fā)的 Nios II 軟核處理器為核心的SOPC(System on Programmable Chip)系統(tǒng)便是把嵌入式系統(tǒng)應(yīng)用在 FPGA 上的典型例子。

數(shù)字電源
2008-05-10

開發(fā)板 NIOS SOPC 內(nèi)核
基于Nios II內(nèi)核的SOPC開發(fā)板的設(shè)計(jì)

基于Nios II內(nèi)核的SOPC開發(fā)板的設(shè)計(jì)

嵌入式軟件
2008-05-10

開發(fā)板 NIOS SOPC 內(nèi)核
如何處理好嵌入式DSP設(shè)計(jì)中的功耗優(yōu)化

對(duì)基于數(shù)字信號(hào)處理器(DSP)的系統(tǒng)而言，優(yōu)化功耗是一項(xiàng)重要但往往難以實(shí)現(xiàn)的設(shè)計(jì)目標(biāo)?，F(xiàn)在，基于DSP的設(shè)備常常把以往各自獨(dú)立的多個(gè)應(yīng)用結(jié)合起來，每一個(gè)應(yīng)用都可能有多個(gè)工作模式。要得到這樣一個(gè)設(shè)備的功率分布是非常困難的一件事，更遑論整個(gè)復(fù)雜的系統(tǒng)。設(shè)計(jì)人員需要獲知盡可能多的最佳信息，以及能夠幫助他們優(yōu)化特定應(yīng)用之功耗的技術(shù)和工具。

數(shù)字電源
2008-05-09

時(shí)鐘 DSP設(shè)計(jì) 嵌入式DSP 內(nèi)核
三種嵌入式多內(nèi)核設(shè)計(jì)模式的比較分析

下面是對(duì)采用當(dāng)前開發(fā)工具和硬件直接實(shí)現(xiàn)多內(nèi)核系統(tǒng)的三個(gè)簡單模型的概述。

數(shù)字電源
2008-05-03

嵌入式節(jié)點(diǎn) 柵格內(nèi)核
三種嵌入式多內(nèi)核設(shè)計(jì)模式的比較分析

三種嵌入式多內(nèi)核設(shè)計(jì)模式的比較分析

嵌入式教程
2008-05-03

嵌入式節(jié)點(diǎn) 柵格內(nèi)核
聯(lián)發(fā)科獲CEVA授權(quán)采用CEVA-X DSP內(nèi)核和子系統(tǒng)

硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布，授權(quán)聯(lián)發(fā)科技股份有限公司(MediaTek)采用CEVA-X DSP內(nèi)核和相關(guān)子系統(tǒng)技術(shù)來開發(fā)其未來的產(chǎn)品；聯(lián)發(fā)科技是無線通信和數(shù)字媒體半導(dǎo)體

消費(fèi)電子
2008-04-21

DSP 子系統(tǒng) CEVA 內(nèi)核
基于FPGA的可重配置系統(tǒng)在新興汽車標(biāo)準(zhǔn)中的應(yīng)用

本文介紹的基于FPGA的可重配置系統(tǒng)可以在設(shè)計(jì)后期甚至量產(chǎn)階段通過重新編程以適應(yīng)標(biāo)準(zhǔn)和協(xié)議的改變。

電子設(shè)計(jì)自動(dòng)化
2008-04-18

FPGA 汽車標(biāo)準(zhǔn) BSP 內(nèi)核
CPU多核的未來如何？設(shè)計(jì)者眾說紛紜

微處理器的工程師們認(rèn)同多核設(shè)計(jì)是未來的潮流，但在如何實(shí)現(xiàn)和克服所面臨的困難上，他們分歧非常大。這是從ISSCC(InternationalSolid-StateCircuitsConference，國際晶體管電路討論會(huì))2008上一個(gè)小組討論中得到的結(jié)論

電子設(shè)計(jì)自動(dòng)化
2008-02-14

CPU 線程內(nèi)核軟件

首頁上一頁 64 65 66 67 68 69 70 71 72 73 下一頁尾頁

內(nèi)核

關(guān)于嵌入式系統(tǒng)－－獻(xiàn)給熱愛此道的初學(xué)者們

關(guān)于嵌入式系統(tǒng)－－獻(xiàn)給熱愛此道的初學(xué)者們

嵌入式應(yīng)用對(duì)微處理器的需求

基于Nios II內(nèi)核的SOPC開發(fā)板的設(shè)計(jì)

如何處理好嵌入式DSP設(shè)計(jì)中的功耗優(yōu)化

基于Nios II內(nèi)核的SOPC開發(fā)板的設(shè)計(jì)

基于Nios II內(nèi)核的SOPC開發(fā)板的設(shè)計(jì)

如何處理好嵌入式DSP設(shè)計(jì)中的功耗優(yōu)化

三種嵌入式多內(nèi)核設(shè)計(jì)模式的比較分析

三種嵌入式多內(nèi)核設(shè)計(jì)模式的比較分析

聯(lián)發(fā)科獲CEVA授權(quán)采用CEVA-X DSP內(nèi)核和子系統(tǒng)

基于FPGA的可重配置系統(tǒng)在新興汽車標(biāo)準(zhǔn)中的應(yīng)用

CPU多核的未來如何？設(shè)計(jì)者眾說紛紜

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻